3 MHz降圧レギュレータLM2734Zを使用しています。とても速いので、小さなインダクタを使用できます。
私が疑問に思っていることの1つは、インダクタの自己共振周波数がどれほど重要かということです。4.8Vから20Vを3.3V±5％までステップするために使用しています。
3.3µH 2Aインダクタ（3.3V @ 1Aのデータシートで推奨されているように、出力を最大400mAに定格しています）「SDR0604-3R3ML」を見つけました。その自己共振周波数は60 MHzです。これは3 MHzを十分にクリアしているようですが、倍数であり、高調波が発生するのではないかと考えています。
この場合でも、特定の共振周波数を回避するための経験則はありますか（つまり、一致する場合）。
回答:
2つの理由で心配する必要はありません。
最初は倍数ですが、60Mhzは3Mhzの偶数倍音です。レギュレータの出力は基本的に方形波である必要があり、方形波は基本波と奇数次の高調波にのみ含まれています。したがって、3、9、15、21、27、33、39、45、51、57、63。もちろん、完全ではない波には偶数の高調波成分が含まれますが、それが良好な場合、奇数の高調波よりも十分に低いはずです方形波、ノイズフロアになります。疑わしい場合は、レギュレータ出力でFFTを実行するようにスコープを設定し、その出力が60MHzでどのように見えるかを確認します。
第二に、上記のリストが示すように、60MHzで非常に高い高調波になっています。スイッチング電源は、立ち上がり/立ち下がり時間が非常に速い方形波を出力する必要がありますが、それ以上のコンテンツがある場合は多くなります。通常、立ち上がり/立ち下がり時間に応じて、最初の3〜6の奇数次高調波のみが方形波で心配する必要があります。これは、SRFがスイッチング速度の5〜10倍である限り、問題ないという理論的な経験則に基づいて解決されます。
編集：これをある程度モデリングすることにしました...
テスト回路では、インダクタンス、浮遊容量、ESR、シャント抵抗にリンクしたインダクタのパラメータを使用しました。シャント抵抗は周波数に基づいて変化し、式で定義されます。ESRとESLを含む出力フィルターキャップ用の一般的な10uFセラミックキャップをモデル化し、負荷に1kを任意に選択しました。0〜250Mhzの1VソースでACスイープを行い、その後1Ghzまで周波数応答を覗きます。スイッチャーの出力抵抗は暗闇でのショットですが、おそらくほぼ正しいです。
ここでは、60Mhzで予想されるように、インダクタモデルのSRFを見るために、出力フィルターキャップを取り付けずにスイープを行っています。
ここで、キャップを所定の位置に置いてスイープします。
これは実際に興味深いです。何が起こっているのかというと、SRFでインダクタのフィルタリング特性が失われても、Rout、インダクタの抵抗、出力キャップによって形成されるRCフィルタが残っているということです。このフィルターは、高周波をいくらかブロックすることができます。そのため、インダクタだけで見た場合、急激な変化は見られません。ただし、これらの周波数では、キャップのESLが実際に作用し始めているため、周波数が高くなるにつれて出力レベルが上昇します。
最後に、それがどのように増加するかを見てみましょう：
1 GHzでは、インダクタは浮遊容量に完全に支配され、フィルターキャップはESLに支配され、10 GHz（図示せず）では、すぐに水平になります。
もちろん、この単純なモデルには含まれていない多くの浮遊インダクタンス、静電容量、および変動（特に、本当に高い周波数で）がありますが、何が起こっているかを図解するのに役立つかもしれません。
私にとってこれから出てきた最も興味深いことは、SRFはレンガの壁ではないということです。固有のRCフィルターは、SRFにヒットする影響の一部を軽減できます。
EDIT2：もう1つの編集。主に、これをQucs回路シミュレーションを初めて使用する機会として使用しているためです。クールなプログラム。
これは2つのことを示しています。まず、回路の周波数応答をマグニチュード（dB、青）および位相（赤）で表示します。これにより、コンポーネントの寄生容量/インダクタンスが引き継ぐ場所がより明確に示されます。また、出力コンデンサのESLの2次スイープを示し、コンポーネントの選択とPCBレイアウトを通じてこれを最小限に抑えることがいかに重要かを示しています。10nHのステップで1nHから101nHまでスイープします。PCBの総インダクタンスが非常に高くなると、ほとんどすべてのフィルタリング機能が失われることがわかります。これにより、EMI問題やノイズ問題が発生します。
