ORゲートを作成するときにトランジスタを使用する必要があるのはなぜですか？

ORゲートを構築するときにトランジスタを使用する必要があるのはなぜですか？2つの入力を結合して出力を読み取るだけで、トランジスタなしで同じ結果を達成することはできませんか？

あなたが説明するものは、ワイヤードOR接続と呼ばれます。一部のロジックファミリ、特にECL（エミッタ結合ロジック）では可能ですが、最も一般的なもの（TTLおよびCMOS）では不可能です。

CMOSでは、CMOS出力が低い場合、出力ピンからチップを介してグランドに非常に近い短絡が発生するため、不可能です。そして、それが高いと、VDDからチップを介して出力ピンに至る非常に近い短絡が発生します。

したがって、2つのCMOS出力を接続し、一方の出力を高に接続し、もう一方の出力を低に接続すると、VDDからグランドへの短絡が非常に近くなり、大電流が流れ、関連する2つのチップのいずれかが過熱する可能性があります。

TTLについても同様の問題がありますが、出力ピンからVDDまたはグランドへの「短絡」は、CMOSの場合ほど短くはありません。

と呼ばれるバリアント出力スタイルがあります CMOS用のオープンドレインまたはTTL用のオープンコレクタ、ワイヤードAND、ワイヤードORではなく接続です。これらの出力は、電流をグランドにシンクできるように設計されており、名目上ハイ状態のときに出力電流を生成することはできません。これらは通常、外部プルアップ抵抗とともに使用されるため、必要なときに出力電圧が実際に「高」電圧レベルに達します。

注：アクティブローロジックを使用する場合、オープンコレクターまたはオープンドレインをワイヤードORに使用できます（低電圧はロジック1を表し、高電圧はロジック0を表します）。

これにより、「出力に参加」できます

^{この回路のシミュレーション – CircuitLabを使用して作成された回路図}

ワイヤを接続するだけであれば、0と1が一緒に（可能性が高い）可能性があります。0はgndで、1は5V（チップによって異なりますが、これは標準です）なので、5Vとgndをワイヤで接続します。その用語は短絡です！

単純なORゲートにダイオードを使用できます。または抵抗器です。このゲートを他のゲート、他の回路に接続すると問題が発生します。逆に2つのダイオードからANDゲートを構築できます。しかし、それらの多くを一緒に接続しようとすると、小さな個別の部品としてではなく、1つの大きな回路として機能する1つの巨大な回路になります。単純なゲートプランに含まれていない接続は、実際に発生し、実行したいことを台無しにする可能性があります。

トランジスタを使用すると、入力と出力を分離できます。トランジスタの出力は後方にフィー​​ドバックできず、入力に影響を与えることはできません。低速ですが、リレーも別の選択肢になります。スイッチは電磁石に影響を与えないため。

初期のロジックは、RTLまたはDTL、抵抗-トランジスタロジック、またはダイオード-トランジスタロジックでした。最初に抵抗器、次にダイオードを使用してゲートを形成し、次にトランジスタを使用して結果をバッファリングし、次に使用したゲートがこのゲートを入力にフィードバックしないようにしました。

現在、チップ上のトランジスタは実質的に無料であるため、経済的には、すべてが適切にバッファリングされて分離されているという贅沢があります。通常、それは私たちが望むものです。TTLロジック！

1つの入力が高く、1つの入力が低い場合に何が起こるかを考えて、2つの入力を接続します。論理ゲートの構築方法に依存します。

ロジックゲートが、高が実際に高くプルされ、低が実際に低くプルされるように設計されている場合（CMOS）、これは短絡であり、何かが爆発します。

ロジックゲートが、高が「弱」または高抵抗（NMOSなど）になるように設計されている場合、出力は低くなりますが、他の入力（高であると想定される）も低になります高いはずであり、これは同じ入力を使用する他の論理ゲートにノックオン効果をもたらします。

アナログアプローチがあります。
任意の数の入力（0または5ボルトのいずれか）を抵抗と組み合わせます。
結果の電圧が0の場合、すべてオフです。
結果の電圧が5の場合、すべてオンです。
中間の電圧は、一部がオンで、一部がオフであることを示します。
例：4つの入力がある場合、2.5ボルトは2がオンで2がオフであることを意味します。

結果== 0：ゲート
結果== 5：およびゲート
結果！= 0：またはゲート
結果！= 5：nandゲート

入力にトランジスタを必要とせず、出力に電圧をチェックし、0または5ボルトの論理結果を復元するだけです。

これは、完全に真でも偽でもない「ソフト」な結果を持つ非線形出力関数を持つアナログニューラルネットワークノードに使用される場合があります。

思考後：
この方法で使用される抵抗は、入力が変化したときに抵抗に続く容量を充電または放電する必要があるため、ロジック速度が低下する可能性があります。また、トランジスタを使用すると、消費電力を大幅に削減できます。この方法で使用される抵抗は、入力状態が混在すると常に電力を消費します。トランジスタの場合、消費電力はトランジスタのゲインで大まかに分けることができます。

一部のロジックエレメント（すべての車のドアスイッチが同じランプを締める）でこれは可能ですが、たとえば、CMOSゲートではPおよびNチャネルFETトランジスタで構築されているため、出力を提供するには高電圧と低電圧の入力を定義する必要があります、入力をフロート状態のままにすることはできません。CMOS出力を一緒に接続しても機能しません。