-5 Vの前に+12 Vが接続されていると、Intel 8080チップが破壊されるのはなぜですか？

Intel 8080は、エンハンスメントモードNMOSプロセスを使用して製造された1974年にリリースされた古典的なマイクロプロセッサであり、2フェーズクロックと3つの電源レールの要件など、このプロセスに関連するさまざまな固有の特性を示します：-5 V、 +5 V、および+12V。

では、電源ピンの説明ウィキペディアから、それは言います

ピン2：GND（V _SS）-グランド

ピン11：-5 V（V _BB）--5 V電源。これは最初に接続され、最後に切断された電源でなければなりません。そうしないと、プロセッサが損傷します。

ピン20：+5 V（V _CC）-+ 5 V電源。

ピン28：+12 V（V _DD）-+12 V電源。これは、最後に接続され、最初に切断された電源でなければなりません。

元のデータシートを相互参照しましたが、情報は少し矛盾しています。

絶対最大値：

V _BB（-5 V）に対するV _CC（+5 V）、V _DD（+12 V）、およびV _SS（GND ）：-0.3 V〜+20 V

接続されていないときにV _BBが0 Vであっても、V _DDは+17 Vであり、絶対最大値を超えてはなりません。-5 Vが正しくないうちに+12 Vが接続されると、Intel 8080チップが破壊されるというのは、Wikipediaの最初の主張ですか？

それが正しい場合、これを行う場合の正確な障害メカニズムは何ですか？-5 Vなしで最初に+12 Vを印加すると、チップが破壊されるのはなぜですか？エンハンスメントモードのNMOSプロセスと関係があるのではないかと思いますが、半導体がどのように機能するかはわかりません。

Intel 8080の内部で電源がどのように実装されているか説明していただけますか？同様のプロセスを使用して構築された同じ時代の他のチップ間に問題が存在しましたか？

また、Intel 8080用の電源を設計する必要がある場合、たとえば3つの電圧レギュレータを使用する場合、-5 Vの前に+12 Vレールがランプアップした場合、チップの損傷を防ぐにはどうすればよいですか？

8080に使用されるプロセスでは、+ 12がロジックのプライマリ電圧を提供し、+ 5がI / Oピンロジックの供給電圧（TTL互換であるため、0から5ボルトの信号に制限されていました）および- 5を基板に接続しました。後者の電圧は、共通のシリコン基板からそれらを分離するPN接合の逆バイアスを維持することにより、IC上のすべてのアクティブデバイスが絶縁されたままであることを保証しました。

I / O信号が基板電圧を「下回った」場合、絶縁接合をSCRのようなラッチアップ状態に駆動する可能性があり、その結果、連続的な高電流がデバイスを破壊する可能性があります。3つの電源電圧のオンとオフの必要なシーケンスは、このリスクを最小限に抑えることを目的としています。

前の答えが正しく指摘したように、実際には、システム設計者はこの要件を迅速かつ緩く実行しました。基本的に、最も重要なことは、CPUを駆動したのと同じ+5電源でシステムロジックの残りの部分に電力を供給することでした。これにより、CPU入力ピンに印加される電圧がCPUの+5電源よりも大きくなることはありません。 CPUの「-5」電源よりも低く、「+ 12」電源が常に「+5電源」以上であることを保証するために、ショットキーパワーダイオードが時々これらの電圧の間にブリッジされて、関係、例えばパワーダウン中。

通常、3つの電源の電解フィルターキャップの値は、-5と+12がかなり急速に増加し、+ 5が少し遅れるように選択されました。

MOSプロセスの改良により、後のIC設計に+5だけで給電でき、負の基板電圧が必要な場合は、小さなチャージポンプ回路によってオンチップで生成されました。（例：2516 EPROM対2508、8085 CPU対8080）

完全な答えはありませんが、8080はIntelが4004、4040、8008チップのPMOSプロセスではなくNMOSプロセスを使用した最初のチップの1つでした。NMOSでは、他の回路要素の絶縁接合が適切に逆バイアスされるようにするために、基板は回路全体で最も負のポイントでなければなりません。

したがって、-5V電源は、特に基板に直接接続されていると思われます。このバイアスが存在しない状態で他の電圧が供給されると、チップを通るあらゆる種類の意図しない伝導経路が存在し、その多くはラッチアップおよび自己破壊します。

最後の質問に答えるには、電源が設計上正しい順序になっていない場合、別のシーケンサーが必要です。これは、他の電圧がチップに到達する前に-5V電源が必要な回路そのものです。

あなたの質問に対するコメントのいくつかをエコーするために、私はその日の実際の8080ベースのシステムで特別な注意が払われたことを思い出しません。

ただし、このようなシステムは通常、4つの電源で構成されています。正確には、2組の電源：±5Vおよび±12V（すべてのシリアルインターフェイスで-12Vが使用されます）。 。5V電源が12V電源よりも先に立ち上がるのは当然のことでした。その2つのうち、-5Vは+ 5Vよりも速く、負荷がはるかに小さくなります。

そのため、（やはり私が推測しているように）電源装置はシーケンス処理で "正常に動作した"か、データシート作成者があなたに信じさせるほど深刻な危険性はありませんでした。

Intel 8080用の電源を設計する必要がある場合、たとえば3つの電圧レギュレータを使用すると、-5vの前に+ 12vレールがランプアップした場合、チップへの損傷を防ぐにはどうすればよいですか？

少し注意すれば、その状況を回避できるはずです。CPUは-5Vでほとんど電流を消費しないので、特大のフィルターコンデンサを使用すると、自然に速く立ち上がり、ゆっくりと下がります。

調整されていない電圧を低くして「ヘッドルーム」を小さくし、消費電流と比較して静電容量を小さくして、より速く降下させることで、+ 12Vをゆっくりと上昇させることができます。ブリーダ抵抗により、低負荷でも十分な速度で電圧が低下します。

Altair 8800の電源をシミュレートしました。スイッチオンの4ms以内に、すべての供給電圧がほぼ同時に上昇しました。スイッチをオフにすると、最初に+ 12V電源が低下し、次に+ 5V電源、次に-5V電源が低下しました。

スイッチオン時の最初のメインサイクルは次のとおりです。

そして、これは60本のメインサイクルの後のスイッチオフです：

Altairの-5V回路は次のようになります。

^{この回路のシミュレーション – CircuitLabを使用して作成された回路図}

安定化されていない高いDC電圧（5Vを基準とする）、大きなフィルター容量、および軽い負荷の組み合わせにより、立ち上がり時間が速く、立ち下がり時間が遅い。

Altairの+ 12V電源にも同様の回路がありますが、12Vは16Vを大きく下回っていないため、電圧は12Vより速く低下します（+ 12V電源からのより高い電流引き込みによっても助けられます）。