VCCがICに到達した後にバイパスコンデンサを配置する

バイパスコンデンサとその配置について質問があります。

私は、片側にVCCと大部分のデータラインを備え、必要に応じて最初の側が経由できるGNDプレーンとして、もう一方の側を備えた両面PCBになりたいものを設計しています。

私が達成したいのと同じようなことをしているPCBの画像をオンラインで見つけました。これは、5Vホストと嵌合するように設計されたPCB上の3.3V部品がほとんどです。そのため、3つのSN74LVCH16245AファミリICがあり、5Vから3.3Vへの信号レベル変換、およびその逆を行います。

SN74LVCH16245A ICの下に作成された小さなVCC面があることが表示され、集積回路上のVCCラインがその平面に接続された-私は、設計者がエレガントであることがバイパスコンデンサをした方法を発見し、それらのピンの反対側に、次に、バイパスコンデンサを通常の側のピンに接続し、バイパスコンデンサのもう一方の接続を、GNDの反対側にきちんとバイアします。

下の画像のSN74LVCH16245A ICの上にボックスを描画しました。

私は以下で起こっていると思うことの図を作成しました：

私の質問は、PCBのVCCがICのVCCピンに到達した後にバイパスコンデンサを配置しても大丈夫ですか？このように配置されたバイパスコンデンサを見たことがない、またはこのように配置するようにアドバイスされたことがないので、お願いします。私が見たすべての図で、VCCラインは、他のすべてのデータラインが行う通常の方向からICのVCCピンに向かっています。また、バイパスコンデンサは、ピンへの入力VCCとIC自体のVCCピンとの間に常にありますが、その後の図のように、その後は決してありません。

バイパスコンデンサをこのような方法で配置しても構わないのであれば、その設計とバイパスコンデンサをICの隣接するデータピンの「ブリッジ」として配置することは可能でしょうか。下の図の通りですか？

これで問題ないか、バイパスコンデンサを配置する方法についてより良い提案があるかどうかについて、誰かが私にいくつかの洞察を与えることができますか？

ありがとう！

重要なのは、デカップリングコンデンサとICピンの間に低インダクタンスパスを持たせることです。インダクタンスがあると、静電容量の効果が低下します。電源トレースの「後」にコンデンサを配置するということは、より高いインダクタンスを介してコンデンサを再充電する必要があることを意味しますが、なぜこれが重要なのかわかりません。

低インダクタンス=短く幅の広いトレース。ICの下の非常に広いトレースのインダクタンスはかなり低いため、通常、図のICの左右にデカプラーを配置すると効果的です。他の物が危険にさらされていないと仮定すると、あなたの代替物が同じくらい効果的である可能性があるようです。

インダクタンスとコンデンサは共振回路を形成し、フィルタは共振周波数では効果がないことに注意してください。そのため、設計者は多くの場合、これを解決するために複数の値のデカプラーを使用しています。0.1 uFと0.01 uFのように、または高周波ボードの場合、0.01と0.001 uFの可能性があります

デカップリングの有効性を分析するためのハイテク（つまり高価な）ツールがあります。私は個人的にそれらを使用したことはありません。自分でボードの設計をやめた後、彼らはやって来ました。

レイアウトのインピーダンスプロットの実行方法を理解したら、トレースインダクタンス0.5nH / mmを変更し、s-parmsまたはESRでキャップ値を選択し、電源プレーンインピーダンスを計算するかどうかを決定できます。

しかし、共振は常に必要最小限の場所で発生することに注意してください。（ マーフィーの法則）

関係ありません。「電源からICに流れる電流は、ICに向かう途中でデカップリングコンデンサを再充電する」とは考えないでください。これは、エアコンプレッサーのリザーブタンク、貯水池、または供給トレインなど、私たちが慣れ親しんでいる機械的アナロジーには従いません。

回路の個別のACおよびDC解析を考えてください。DC /低周波電流の場合、電源はコンデンサに電力を供給します。AC /高周波では、真の電源は開回路であり、実際の電源は実際にはコンデンサそのものです。

2つの異なるバリエーションの回路が相互に重なり合っているため、実際に重要なのは、コンポーネントとコンデンサの間の最小ループ距離です。コンデンサをリフレッシュするDC電流経路は、コンデンサが実際に供給しているAC電流経路に影響しません。ICに到達する前にコンデンサを通過するDC電流は無関係です。

これについては、Henry OttのBook Electromagnetic Compatibility Engineeringのセクション11.7で詳しく説明しています。

その後は大丈夫です。おそらく、PCB設計者はこのアプローチを使用して、IC + bypasscapのループ面積を削減しました。ループ面積が小さいほど、（より小さい）インダクタンスと戦うために必要なエネルギーが少なくなります。

X2Yコンデンサを調べ、隣接するPCBビアを通る電流の流れがインダクタンスを最小限に抑え、バイパスを改善する方法を確認してください。

高周波データラインの忠実性のための重要なトピックを検討しています。3_Dトポロジ（2_Dではなく、3_D）を描画し、囲まれた総体積を調べます。その体積を最小化することは、最小のエネルギー蓄積と最小のインダクタンスの鍵です。

全体的な目標が低ESRバイパスの場合。フルサイズの電源およびグランドプレーンを強くお勧めします。これにより、ESRが最も低くなります。そのため、バイパスキャップを接続するビアの配置が最も重要です。あなたはvccとgnd viaをキャピケーターにできるだけ近づけたいです。また、ICの場合、ビアをパッドに近づけるのと同じくらい近くにビアが必要です。この設計により、ノイズが最小になり、システムが最も安定します。

したがって、2層設計の質問については、すべてをルーティングすることを非常に慎重に考えてください。内部電源とグランドプレーンを追加することを強くお勧めします。できない場合は、片側に土砂を注ぎ、もう一方に電源を入れ、土砂をつないでおくスペースを確保してください。

どちらの方法でも構いませんが、唯一重要なことはそれらをピンに近づけることです。

ボードの片側に大きなGNDプレーンが本当に必要な場合は、さらに考えます。GNDは、無限のものをシンクできる魔法の0Vのように扱います。実際には、これらすべてのGND接続は、実際にそのプレーンを流れる必要があります。

つまり、同じ経路上を移動する複数の電圧があります。GNDプレーンは、0Vではないさまざまな電位になります。これは必ずしも大したことではありませんが、ノイズが心配な場合は、必ず確認する必要があります。

一部のコンポーネントのリターンパスを分離することは非常に良い考えです。