プルアップ抵抗をハードプルアップに置き換えるのは悪い考えですか？

私の設計の多くには、抵抗を使用して永続的にプルアップまたはプルダウンされるモード選択または同様の入力を持つICがあります。

これらすべてを単純なハードプルアップまたはプルダウンで置き換えた場合、おそらくボードあたり平均10個の配置を保存できますが、これは何もありません。これは悪い考えですか？もしそうなら、なぜですか？

少し前にEEVBlogフォーラムで同様の質問をしました。頭の中では、恒久的に低くする必要がある信号はすべて接地に固定し、恒久的に高くする必要がある信号は抵抗を介して接続するという考えがありました。

私はこのスキームをどこで、またはなぜ使用したのか本当に知りませんでしたので、それについて尋ねました。私は考えて私がTTLの日で、より適用したどこかを拾ったことを何かあったかもしれません。

EEVBlog-プルアップ抵抗-技術的に必要か、それとも好みですか？

一般的なコンセンサスはそうであり、Huismanが示唆しているように、反対方向に信号をプルできるようにする必要がない限り、単に強く上下にプルすることができます。

私の質問はCMOSベースのデバイスに関するものであったことに注意する価値があります-TTLファミリで遊んでいる場合、それはまだ適用可能/必要かもしれません。

特にプルアップ抵抗の値が高い場合は、より多くの技術的理由がノイズ耐性に関係していました。

これを書いているとき、プルアップ/プルダウン抵抗を使用したいと考える他の理由には、トラブルシューティング機能、「隠し機能」、またはデバッグ/サービスモード選択などがあります。

そのスレッド以来、機能的に必要な場合を除き、プルアップ抵抗を使用しなくなりました。

アイデアのプルアップ/プルダウン信号は、信号がハイに引き上げたり、低プルダウンされていることであるほとんどの時間のことができますが、時々引き下げられるか、それぞれ高く引き上げ。

ほとんどの場合プルアップされる信号を偶発的にプルダウンする場合は、プルアップ抵抗を使用して、電源から引き出される膨大な電流を防止します。

そのため、回路で実際に上記のプルアップまたはプルダウン抵抗を使用している場合は、それらを削除しないでください。（たとえば、ピンがオープンコレクターの
場合。）回路内で信号が永遠にハイまたはローである必要がある場合（電源が存在する場合）、他のコンポーネントがこの信号の状態を変更できない場合は、配線することができます。 。これらの信号はプルアップと呼ばれず、ハイであり、それぞれプルダウンと呼ばれず、ローです。

答えはデータシートにあります。ロジック入力の動作電圧仕様にV _CCまたはV +が含まれている場合、正の電源に直接接続しても問題ありません。

プルアップ抵抗を考えてみましょう。プルアップ抵抗の役割は、特定のピンをHIGH状態にすることです。ただし、一部の回路はピンをグランドにプルダウンできるため、ピンは常にHIGH状態になるとは限りません。I²Cラインを検討してください。それらはプルアップ抵抗を介してプルアップされ、マイクロコントローラは必要に応じてプルダウンします。これらの回線が恒久的に「ハードプルアップ」としてプルアップされていた場合、I²C通信は発生しませんでした。SDAラインには永続的なHIGH状態が表示されます。

あなたのシナリオ

あなたの場合、ピンとGND / V _ccの間に抵抗がある場合、それを取り外さないでください。データシートに抵抗を配置するよう指示されている場合は、それを実行します。ただし、プルアップ/プルダウンの機能をさらに深く理解して理解したい場合は、データシートでICブロック図を探してください。内部ブロックの回路図を見つけることさえあります。特定の抵抗器の機能を理解してみてください（回路を理解するのが難しい場合は、ここに回路図を投稿できます）。Huismanが言ったように、ピンが永続的にプルアップまたはプルダウンされた場合、ピンの状態はプルアップまたはプルダウンと呼ばれません。代わりに、HIGHまたはLOWです。

プルアップ/プルダウンに関する情報

プルアップ（およびプルダウン）抵抗は一般に高く、一般に約10kΩであり、ピンを定義された状態-HIGH（またはLOW）に保ちます。外部回路がプルアップされたピンをプルダウンすると、そのピンのグランドへのより低い抵抗の経路が提供されます。したがって、プルアップ抵抗の値は、外部回路がピンに、GNDに提供する抵抗に依存します。プルアップ値は、プルダウンパスの抵抗よりも大幅に大きくする必要があります。ASICを使用した一部の回路設計では、さらに高い値のプルアップまたはプルダウンを使用する場合があります。

したがって、答えを要約すると、ピンの状態を何らかの回路を介して変更する必要がある場合、プルアップまたはプルダウン抵抗が使用されます。ピンの状態が今後変更されない場合は、V _CCまたはGNDに配線できます。

ここでDFTについて言及している人がいないことに驚いています。場合によっては、プルアップ/ダウン抵抗を使用すると、テストフィクスチャが信号を注入し、テスト中に入力を別の状態にするための余地が残ります。常に「有効」にしたいチップイネーブル信号の簡単な例を使用してみましょう。

ICTテストの実行中に、チップイネーブルピンを無効にして、ICの出力を高インピーダンスモードにすることができます。そうすることで、テストフィクスチャが無効なICの出力に任意の信号を注入できるようになります。そうしないと、CEピンが「ハードドライブ」された場合に不可能になります。

これは追加のユースケースです。このスレッドの他の回答は有効です。

それは本当にあなたがそれを引き上げている理由に依存します。未使用の機能は、起動時にチップの組み込みブートロジックによって切り替えられる場合があります。プロセッサが複数のソースから起動できる場合、電源投入時に接続されているソースを自動検出する必要があります。これにより、コードの実行前に（コードの実行前に）一部の行が切り替えられる可能性があります。そのため、データシートに「使用しない場合は引き上げる」と書かれている場合は、製造元に確認してから、高い値に固定する必要があります。または、可能であれば、起動中に回線の動作を監視して、それが決して低く駆動されないようにすることができます。

うーん。まだ言及されていませんが、特にピンが高く結ばれている理由は、抵抗を使用して消費電力を削減することです。問題のデバイスのデータシートを参照してください。