NANDゲートを使用してコンピューターのANDゲートを作成するのはなぜですか？

これがANDゲートの標準である理由

代わりに2つのFETと抵抗で作成できる場合

ロジックの非反転動作（つまり、ANDまたはOR対NANDまたはNOR）を得るには、トランジスタを「ソースフォロワ」モードとも呼ばれる共通ドレインモードで動作させる必要があります。

ロジックのこのモードに関する問題の中で：

• 電圧ゲインはありません。数段階を超えると、信号はゼロになります。
• 入力と出力の間にはかなりのオフセット（しきい値電圧と呼ばれる）があります。高レベル出力は、対応する高レベル入力よりも低くなります。

一緒に、これらの問題は、このゲートの出力をそれ自体の別のコピーの入力に接続できないことを意味します。これにより、より複雑な回路を構築するためにかなり役に立たなくなります。

これが、すべての成功したロジックファミリ¹が、ソース/出力（またはエミッタ間）モードのトランジスタを使用して構築されている理由です。したがって、基本的な機能には、NANDまたはNORの反転が含まれます。

ボーナスとして、NANDおよびNORゲートは「機能的に完全」です。つまり、すべてのNANDゲートまたはすべてのNORゲートから、ロジック機能（ラッチやフリップフロップなどの記憶素子を含む）を構築できます。

¹具体的には、電圧を論理状態として使用する論理ファミリ。これには、RTL、DTL、TTL、PMOS、NMOS、およびCMOSが含まれます。ECLなどの電流モードロジックファミリでは、実際にエミッタフォロワとベース接地トランジスタの組み合わせを使用して、飽和を回避しながら（速度のために）同じ目的を達成しています。

説明しているのはPMOSロジックです。CMOSにはいくつかの重大な欠点があります。

• 抵抗の値が低い場合、ゲートがアクティブなときにゲートはかなりの量の静的電力を消費します。CMOSゲートは、アクティブにスイッチングしていない場合、基本的に電力を消費しません。

• 抵抗の値が大きい場合、出力によって駆動されるゲートの容量は抵抗を介して放電する必要があるため、ゲートのオフは遅くなります。さらに、値の大きい抵抗は、相補トランジスタのセットよりも多くの面積を消費する可能性があります。

• プロセス関連の理由により、PMOSは逆のNMOSロジックよりも効率が劣ります。

誰もまだ言及していないと思う理由：技術的制約：

1. チップ上の抵抗がある大規模なトランジスタに比べて。適切な値を得るために、最小のトランジスタよりも桁違いに大きい値を話しています。言い換えれば、適切なCMOSで得られる他のすべての利点（静的電流、駆動レベル、出力振幅）に加えて、はるかに安価です。

2. パターン化：ロジック上のトランジスタは、繰り返しパターン化されるため、非常に小さくなります。これにより、より高い歩留まりとより安定したパフォーマンスを得ることができます。抵抗器を投入すると、これが台無しになります。

3. キャパシタンス：論理システムの速度の制限は、次のステージのキャパシタンスです。静電容量が大きくなると、低速（パフォーマンスが低下）または必要な駆動強度が大きくなります（トランジスタが大きくなり、面積が大きくなり、静的電流が大きくなり、消費電力が大きくなり、前段の静電容量が大きくなります）。大きな抵抗は、物理的に大きな面積を占有するため、おそらく充電するために多くの容量を与えます。これによりパフォーマンスが低下する可能性があります。

これは、（アナログ/ RFアプリケーションの）優れたロジックトランジスタを持っていない可能性がある、より専門的な技術で行われる場合があります。

トランジスタ抵抗ロジックは知識の分野です。抵抗に依存する論理ゲートの特性は、トランジスタを使用する論理ゲートの特性とは大きく異なります。1つは、High状態に維持されたプルダウン抵抗が継続的に電力を消費することです。これは、バッテリー駆動または高密度の設計では問題になる可能性があります。同じことが他の方法で適用されます（プルダウンが低く抑えられている場合）。

大きな違いがある別の領域は、速度と駆動力です。CMOSで使用されるプッシュプル出力構造は、静的な場合に電力を消費することなく迅速に切り替えることができます。

描いた回路はまったく機能しないことに注意してください。入力電圧がVCCより高くない限り、NMOSをトップブランチに配置することはできません。出力に大きな負荷がかかっている場合、回路はVCCの近くのどこでも駆動できません。論理ゲートによっては「高」と認識されるほど高くない場合もあります。

これは単なる選択ではありません。結局のところ、（NANDとNORがそうであるように）本質的に反転しない限り、1段階でレールツーレールを切り替えるものを構築することは非常に困難です。そして、これがANDゲートがNANDの後にNOT（インバータ）を使用する本当の理由です。世界の誰も、6個未満のトランジスタで汎用CMOS ANDゲートを作成する方法を知りません。ORについても同様です。

TTLロジックの主な理由は、ほとんどのロジックファミリでお勧めしますが、ゲイン要素が反転していることです。良好な駆動特性を備えた非反転出力を得るには、追加のインバータが必要です。

このインバータは悪いことです。

• 力を使う
• 論理関数を遅くします
• 通常、反転は気にせず、必要な場合もあります。

私たちは通常、個別のゲートでスピードと戦っているので（または、それらが唯一の選択肢だったとき）、その日に反転ゲートが支配しました。非反転ゲートが利用可能でした（7400と7408を比較してください）。

この主な例はand-or-invertゲートです。一般的なTTL番号の場合、伝搬遅延はNANDおよびNORと同じですが、2つのレベルのロジックが含まれます。

CMOS設計を使用する利点は多数あります。

1. 説明したNMOSロジックでは、出力が高い（両方の入力が高い）場合、電流を流すための直接（抵抗性）パスがあります。そのため、その場合、ゲートは定常状態でも大量の電力（V ^ 2 / R）を消費します。ただし、CMOSでは、4つのトランジスタがすべてオンのとき（つまり、ゲートが切り替わっているとき）にのみ電流が流れます。
2. 通常、シリコン上で抵抗を達成することは非常に難しく、大量のチップスペースを占有します。また、抵抗の正確な値は実際には達成できません。
3. NMOSロジックでは、出力電圧が最大値（+ 5V）に達することはありません。最小値に達すると、トランジスターがオフになり始める（充電ブランチをオフにする）ためです。これは、ノイズマージンの減少に直接つながります。
4. CMOSロジックは非常に簡単に使用でき、非常に少ない数のトランジスタで任意の回路を作成でき、低電力を消費し、高速で動作します。そのため、回路の一部をNMOS（抵抗性負荷）として作成するのは非常に面倒で非効率的です。

そのため、NANDゲートとそれに続くインバーターを使用してANDゲートを設計します。

NANDからANDを構築すると、ロジックに最小限のゲートサイズを使用し、インバーター内の2つ（そして2つだけ）のトランジスターをサイズ調整してラインを駆動できます。これにより、速度が最大化され、電力損失が最小限に抑えられますが、追加のトランジスタに使用される領域がわずかに増えます（目的のアプリケーションでラインを駆動するのに必要な抵抗のサイズが考慮されます）。

また、私が大学で学んだいくつかの知恵を共有するために（遠い昔、遠くの銀河で...）：私たちはかつてゲートアレイロジックについてのプレゼンテーションを楽しんでいました。最後に、学生は、なぜすべてのNANDゲートが最初にチップ上にあったときに、使用するNANDゲートの数を最小限に抑える必要があるのか​​を尋ねました。プレゼンターの答えは30年もの間私にくっついていました。そうしないと、競合他社もそうなるからです。

競合他社が大幅なコスト差なしに、より高速で電力効率の良い回路を作成できる場合、抵抗器を使用することは、単なる技術的なミスではなく、商業的なミスです。

非増幅ゲートを通過する論理信号は、当初よりも大幅に弱くなります。チップ内に非反転ANDゲートを含めることもできますが、弱い出力によって供給されるゲートは、強力な出力によって供給されるゲートによって供給されるゲートよりも非常に遅く切り替わるため、NANDインバータを通過するのに必要な時間がかかります、および他の1つのゲートは、NANDとインバーターが弱い出力のANDで置き換えられた場合よりも小さくなる可能性があります。

使用可能なNMOSトランジスタとPMOSトランジスタの両方があり、弱い出力のANDゲートを構築したい場合でも、CMOS NORゲートと同様の方法でゲートを構築する必要がありますが、NMOSとPMOSトランジスタを逆にして、静的消費電力。抵抗器は非常に高価なので、どうしても必要な場合以外は使用しないでください。

ただし、他の回答で言及されていない点は、反転ゲートに直列出力と並列出力の混合を含めることができるということです。たとえば、1レベルの反転のみを使用して「（（XとY）または（XとZ）または（YとZ））」を計算しない実用的な複雑なゲートを作成できます。回路の複数の場所に出力を供給する「AND」を持つことは実用的ではありませんが、「NOR」ゲートの1つ以上の入力に「AND」ゲート、または1つ以上の「OR」ゲートを含めることができます。 「NAND」ゲートのより多くの入力。