必要なのが20Mbpsだけなのに、なぜ1Gbpsを実装しないのですか？

バックグラウンド

私は、プロジェクト内のデータ転送要件を解決するためにカスタムネットワーキングチップを設計する必要がある大規模プロジェクトでクライアントと協力しています。ネットワークは、1つのツイストペアケーブルを介して1つのPCBから別のPCBに数インチの小さなパケットを送信することを目的としています。ネットワークプロトコルを設計および指定し、別の会社がシリコンの実装を担当します。

ノード間の20 Mbpsのデータレートは、送信する必要のあるデータ量に簡単に対応でき、将来データ量が増加した場合に十分な余裕があると推定します。

問題

クライアントは、なぜ20Mbpsだけを指定しているのかと私に尋ねてきました。なぜ1Gbpsのようなものではないのですか？それは良くないでしょうか？直観的には、データレートを必要以上に大きく上げることは悪い考えだと思います。最初は、ケーブルをシールドする必要があると思っていましたが（これは望ましくありません）、イーサネットケーブルのカテゴリを見ると、ギガビットイーサネットはシールドする必要のないCat 6ケーブルで実行できることがわかります。

その他の制約

• このプロジェクトは、スペースが非常に限られているため、非常に小さなコンポーネント（最大0603）でない限り、マグネティックスなどのスペースはありませんか。
• ケーブルはできるだけスリムで柔軟である必要があります。
• デバイスはプラグイン電源で動作するため、特定の低電力要件はありません。

質問

1Gbpsで直面する可能性のある、20Mbpsではそれほど悪くない、シリコン設計、ケーブル配線、その他の点で、問題は何ですか？1Gbpsでネットワークを実装するというクライアントの提案に応じるべきですか、それとも必要なものだけを実装することを主張すべきですか？

私たちは厳格なNDAの下にあるので、要件についてあまり多くの詳細を述べることはできません。ただし、説明が必要な場合はコメントを残してください。

いくつかの理由：

力

より速い速度はより多くの電力を意味します。より多くの電力を消費するより高速なアナログ回路が必要なだけでなく、それらを取り巻くすべての電子機器もより高速である必要があります。デジタルシステム、ラッチ、クロック管理など。マルチレベルシグナリングを使用して1 Gbpsを実現する場合、より優れたADCとDACが必要になります。より複雑なフィルタリングの処理を開始する必要がある場合があります。FECの要求を開始することもできますが、これも維持する必要があります。

チップサイズ

より高速になると、より多くのことが行われます。クロックの安定性を高める必要があります。つまり、回路が大きくなります。より良いタイミングが必要です。これは、より複雑なクロックリカバリシステムを意味します。チャネルのイコライゼーションを行うには、DSPの使用に切り替える必要がある場合があります。潜在的に必要なFECにはチップスペースが必要です。

環境感度

数十メガボーからギガビットに必要なものに切り替えると、環境に対する感度がはるかに高くなります。数十MHzでは気付かないかもしれない小さなミスマッチは、より高い周波数で共振スタブになります。反射により断続的なパフォーマンスが発生する可能性があります。長年の誤用によるニックの入ったケーブル（製品のアプリケーション環境はわかりません）は、低速では問題ありませんが、速度を上げるとパフォーマンスが低下します。

設計努力

上記で説明したすべての追加の問題から、より高速な通信リンクを設計する時間と労力が重要であることは明らかだと思います。これだけでも十分な理由があります。

EMI

速度が速いほど、EMI要件を満たすのが難しくなる可能性があります。

TTL（シングルエンド、終端なし）信号は20 Mbps以上を簡単に処理できます。たとえば、SPIを見てください。数インチしか行かない場合は、リボンケーブルとIDCコネクタ（または何らかのバックプレーン）を使用すると、ボード間を移動できます。

1 Gbpsにより、インピーダンス制御されたトレース、コネクタ、ケーブルを扱う必要があります。レシーバはPLL / DLL技術を使用して同期を維持し、クロック/データを分離する必要がありますが、低速では通常の同期ロジックで十分です。予測可能な将来に20 Mbpsで十分であると確信している場合、50倍の過剰な労力と追加の頭痛はまったく価値がありません。

私はかつて（25年ほど前）テレコムラック内のボード間のボード間制御およびステータス用のカスタムシリアルバスプロトコルを設計しました。I ² CとSPIの交差点-SPIのような単方向信号ですが、I ² Cのような組み込みデバイスアドレス

明らかな質問は、「1 Gbpsは1000BASETイーサネットを意味しますか？」です。それが顧客が考えていることである場合、「磁気のようなもののためのスペースがない」というあなたの要件はすぐにそれを排除します。イーサネットは物理層で磁気を使用します。数年前にインターフェイスを設計したとき、磁気は約1インチの立方体の一部でした。

FPGAを使用していると言いますが、だれも言いません。ザイリンクスを使用する場合は、現在のモデルがネイティブにLVDSをサポートしていることに注意する必要があります。これは、目的に最適と思われます。初期のLVDSシステム（高解像度テレビ）は122 Mbpsで実行されましたが、本当に必要な場合、このテクノロジーは1 Gbpsをはるかに超えることができます。差動であり、2つのボードが乱暴に浮いているグラウンドを使用していないと仮定すると、ノイズ耐性は優れています。

クロック周波数の具体的な選択に関しては、必要と思われる以上のヘッドルームを追加することは、将来ベーコンを節約できる決定の1つです。したがって、100 MHzのようなものを選ぶことを排除しませんが、それはあなた次第です。お客様は、ロバージュの法則を知っているかもしれません（ジムロバージュは、数十年前にMITで有名な電気工学の教授でした）：「必要な帯域幅よりも多くの帯域幅を要求する人」。確かに、彼はサーボシステムについて話していましたが、その原理は非常に幅広い分野にわたって良好なままです。

ここで説明するアプリケーションは、カスタムシリコンソリューションに飛び込む意味がありません。予想されるデータレートは、手頃な価格のFPGAテクノロジーで簡単に処理でき、そのようなプロトコルが必要であると本当に信じている場合は、FPGAをプログラムして特別なプロトコルを実装できます。

多くの場合、標準の物理層を検討し、その上にカスタマイズされたプロトコルを構築する必要があります。ネット通信チャネルの帯域幅が20 Mbpsの場合、フレーミング、エラーチェックコーディング、同期が帯域幅の一部を消費するため、ある程度のプロトコルオーバーヘッドを計画する必要があります。したがって、このオーバーヘッドに対応するために、より高い生帯域幅を検討してください。

デザインが実証されたら、FPGAベンダーにアクセスして、FPGAプログラミングからハードチップデザインを作成することができます。このアプローチは、初期の開発リスクをすべて軽減し、「カスタムシリコンをかっこいいからといって飛び込む」よりも大幅にNREコストを削減します。

実際の問題は、すべてがすでに存在する場合にプロトコルを設計する理由です。

Ethenetソリューションの場合、1GbEではなく10/100を使用します。まだ少し安く、レイアウトがはるかに簡単だからです。ちなみに、イーサネットは磁気がなくても動作します。ただし、追加のICであるMACが必要です。それとも、マイクロコントローラにありますか？

20Mbpsは、Rs485またはそのようなレイヤーに適合するものであり、さらに安価でシンプルです。ツイストペアには、多かれ少なかれ柔軟性のあるあらゆる種類のケーブル、コネクタ付き、またはPCBにはんだ付けされたものが付属しています。

ああ、最も重要なのは。1Gbで台無しにするのは簡単です。しかし、彼らがさらなる成長の余地を必要とするなら、それはより少なく制限します。

結論：システム要件を理解する必要があります。

成功する可能性が最も高く、ソフトウェアオーバーヘッドが最小の最も簡単なルートは、100Mbpsイーサネット接続を実装することです。距離が短い場合は、磁気を使用せずにこれを実装できます。

Intel 8255 PCI-Ethernetコントローラーに関する情報から始まり、磁気のない接続に関するアプリケーションノートがあります。
8255を使用することはお勧めしませんが、非常に簡単に使用できるFPGAのいずれかでIP（10/100 / 1000Mbps）を取得でき、十分にデバッグされています。

プロセッサが混在していると仮定すると、標準のイーサネットコントローラをサポートすることは、ポイントツーポイントネットワーキングを実装するための非常に少ないソフトウェア労力の方法です。
Intelの専用マザーボードでこのタイプのポイントツーポイント接続を使用しました。これらはデバッグが容易で、非常に信頼性がありました。

ここでの答えは技術的です、私は要件エンジニアリングの観点を与えます：

私の見方は簡単です

• 動作させるには少なくとも20 Mbpsが必要なので、アプリケーションには20を「20以上」指定しないでください。

• より高速なハードウェアも要件を満たします

• 既存の標準のために、より高速なハードウェアがより安価で開発しやすい場合、これらの要件も満たすことができます。

• 顧客がもっと欲しい場合は、その背後に何かがあるかどうかを考えてみてください（すでにアップグレードを計画していて、交換時にボード間で互換性を維持したい場合があります）

電力、シグナルインテグリティ、およびタイミング。私は25 gbpsインターフェースを備えたチップに取り組んでおり、1.6 GHzのクロック速度と1トンの電力を意味していました。19.2で実行できた場合、クロックレートは1.2 GHzでした。クロック周期ごとに200ps以上の余分なマージンがあれば、それは大きな助けになるでしょう。

ボードデザインを行ったことはありませんが、20 Mbpsでも問題ないと思います。1 Gbpsはまだそれほど厳しくありませんが、20 Mbpsよりもはるかに困難です。