80年代スタイルのコンピューターカセットをFPGAに接続する

私は1980年代のMicrobeeコンピュータをFPGAに再実装し（こちらを参照）、カセットポートの作り方を理解しようとしています。オリジナルのMicrobeeカセットインターフェースの回路図は次のとおりです。

_{（ソース：toptensoftware.com）}

また、この説明は技術マニュアルにも記載されています。

カセットデータ出力は、PIOのDB1、ピン28からの信号を受け入れるRCネットワークのみで構成されています。信号は減衰されてから分離されてから、カセットレコーダーのMIC入力に送信されます。この信号は、5ピンDINソケットのピン3に現れます。

カセットデータ入力回路はもう少し複雑です。DINソケットのピン5からの入力は、最初に減衰器-デカップラーに渡されます。これに続くのがCA3140オペアンプで、信号がPIO、DBOのピン27に渡される前に、広範囲の入力レベルを二乗することができます。オペアンプへの反転入力と非反転入力の両端にある2つのダイオードは、ダイオードの順方向電圧より大きい入力信号をいずれかの方向にクリップします。47pFコンデンサは、事前補償のためにCMOSオペアンプに必要です。

私の質問：

1. 何をしてない「脱結合」の説明平均で？
2. 同じ回路をザイリンクスSpartan 6 FPGAの2つのI / Oピンに接続した場合（Nexys3のPModコネクタを介して）機能し、機能しない場合は機能するように調整できますか？

回答のコメントに基づく最初の試みですが、出力抵抗を直列にしてはいけません。

コンテキストと説明の理由からここに残します。次の回路図を参照してください

MicrobeeSchematic2 http://www.toptensoftware.com/fpgabee/MicrobeeCassettePortSchematic2.png

新しい質問：

1. コンパレータの極性は正しいですか？
2. MCP6546、Vssが3.3Vに地面とVddに行くのですか？
3. 元の回路のテープ入力の両端にある「ドットアウト」の抵抗をどうするかわかりません。

オープンドレインであるコンパレータの出力に関するフィードバックの組み込み：

MicrobeeSchematic3 http://www.toptensoftware.com/fpgabee/MicrobeeCassettePortSchematic3.png

MCP6546にはどのような選択肢がありますか。オーストラリアの小売店では見つけることができませんでした。LM311またはLM393を入手できます。これらも同様に機能しますか？

1. デカップリングコンデンサは回路の電源装置で知られており、電源電圧を（高周波）ノイズから守ります。しかし、ここでは信号のDC成分を削除することは、C24が入力に対して行うように、直列コンデンサを使用することを意味しているように思えます。どちらを使用するか（DCまたはAC）は、カップリングコンデンサと呼ばれます。しかし、出力でこれを行うコンデンサはありません。C23の値も疑わしいほど低いです。抵抗R23とR24のカットオフ周波数は12 kHzであり、カセットの周波数範囲とほぼ同じであるため、これは役に立ちません。ここでは5 kHzを期待しています。また、テキストはMIC入力について述べていますが、そのため出力レベルが高すぎます。回路図はライン入力に言及しています。

2. CA3140は良くありません。その最小動作電圧は4 Vであり、5 Vでの出力の高さは3 Vより高くなりません。そのため、4 V電源の場合、2 Vまで低くなる可能性があり、Spartanには十分ではない可能性があります。代わりにRail-To-Railオペアンプを使用するか、コンパレータを使用してください。

新しい質問を 編集

1. 極性は問題ではないので、問題ありません:-)。あなたは地面の上と下に行くAC信号を持っています。描いたように、正の半サイクルは出力をVccに、負をグランドに移動します。入力を切り替えると逆になりますが、両方の信号は同じに見えます。

2. はい。

3. 私はそれを無視します。それは出力をロードする以外の機能を持っているようではなく、それをドットアウトすると無視されることを求めています:-)。

R1に関する重要なこと：これは、出力と直列ではなく、3.3 VのVccに行く必要があります。オープンドレイン出力は、出力をグランドに切り替えるFETのみがあるため、出力を低くすることはできますが、高くすることはできません。プルアップ抵抗は、FETがオフのときに出力をハイにします。

直列コンデンサは、ソース信号のACコンポーネントを宛先に結合するため、通常「カップリング」コンデンサと呼ばれます。デカップリングコンデンサは、ソースから宛先へのAC信号のカップリングを防ぐように設計されたシャントコンデンサです。

このコンテキストでは、C23はPIOの高周波成分をグランドにデカップリングするため、方形波出力は丸められます。 C23）。

IC35が0〜3.3ボルトの信号を出力する場合、描かれた回路はおそらくFPGAで動作するはずです。わずかな注意点の1つは、カセット入力にヒステリシスがないため、単一の立ち上がりエッジまたは立ち下がりエッジとして表示されるはずの信号が、立ち上がりエッジと立ち下がりエッジの急速なシーケンスとして表示され、数マイクロ秒後に高または低に落ち着く可能性があることです。 。FPGAを設計して、たとえば10マイクロ秒未満続く入力の変更を無視し、検出された変更から20マイクロ秒以内に発生する入力の変更を無視するようにFPGAを設計している場合は問題ありませんが、ロジックが長さを測定しようとする場合最小長を適用しない入力パルスの場合、問題が発生する可能性があります。

1. このシナリオの「デカップリング」は、DC（C24）をブロックする直列コンデンサと、RC（C23）のC部分の両方を指しますが、C24の「カップリングコンデンサ」である必要があります（デカップリングは、 DCブロッキング機能ですが、通常はACをグランドにシャントする「別の種類」とC23の「デカップリング」（もしあれば）を意味するので、この方法は混乱するでしょう
   。カップリングキャップは、オーディオアンプ回路で一般的に使用されます。 1つのステージ入力を前のステージのDC出力レベルから独立してバイアスできるようにします。

2. はい、表示されている5Vではなく、FPGAピンと同じ電圧（3.3V、2.5Vなど）をオペアンプに供給している限り。コンパレーター機能にはほとんどすべてのオペアンプを使用できるはずです（Stevenが言うように、レールツーレールが物事を簡単にするために望ましいですが、FPGA入力min-high max-lowを満たす限り、必須ではありません）。