ムーアの法則のタイムライン

面積あたりのトランジスタがどんどん増え続けているのは信じられないほどです。これまでにどのように達成されましたか？私の無知は、ICが段階的に適切に設計されていれば、はるかに短い時間でこれまでに到達するはずであったことを私に伝えていますが、同時に、それは膨大な数の漸進的な改善であったと確信しています。問題は、それらはどのような改善であったかということです。それらがすべてテーマのバリエーションであるか、完全に異なる改善である場合、それはおそらく混合でしたが、それらがどのような改善であったか、そしてそれがなぜそれほど多くの小さな増分で行われたのかについてのいくつかの啓蒙。

それは主にフォトリソグラフィーの改善でしたか？または、欠陥の許容範囲を拡大できるトランジスタ/回路設計ですか？または、トランジスタ、トラック、およびレイヤリングでより高品質の材料を可能にする材料科学の改善？他の面は？

ありがとう

非常に複雑な技術プロジェクトに取り組んだことがあれば、最初から適切に設計することは基本的に不可能であることがわかります。

それについて考えてください。洞窟の男性がきちんと考えていたなら、彼らは10万年前に月を歩いていたはずです。

現代の半導体の製造は非常に困難なビジネスであり、それを可能にするために克服しなければならない非常に多くのエンジニアリング上の課題が含まれていました。最初から正しいものを設計するだけでは、これらの課題を克服することはできません。それを行う唯一の方法は、ベビーステップを取ることです。新しいテクノロジーを実行します。最初はあまり良くありません。プロセスには多くの欠陥があり、歩留まりは低くなります。プロセスの信頼性を高め、収率を100％に近づけるために、プロセス変数を最適化する方法をゆっくりと考えます。次に、あなたは別の赤ちゃんのステップを踏みます。

理論的には理論と実践の間に違いはありませんが、実際には違いがあります。

集積回路から今日のマルチコアCPUに進化するために、次の点で革新が行われました。

• 化学：コーティング、超高純度結晶成長
• 光学：作成している機能よりも大きいフォトンをどのようにフォーカスしますか？必要な短波長で十分に明るい光源をどのように生成しますか？その光源は、半導体ファブにおける電力の最大の消費者の1つになる可能性があります。
• 機械的側面：シリコンウェーハを超平坦に研磨する技術。繰り返し露光するためにウェーハを正確に登録（位置決め）します。
• コンピューティング：強力なCPUを設計するには、強力なコンピューターが必要です。キャッチ22。
• 建設：これらのものを確実かつ経済的に構築するには、非常に複雑で高価なファブを構築する必要がありました。

「彼らははるかに短い時間でこれまでに持っているべきだった」

本当に？1959年に最初の集積回路の特許が取得されてから53年しか経っていません。人間が数十万年前から存在していることを考えると、それは驚くべき速さであり、ほとんどの場合、集積回路ではまったく進歩していません。

改善点の1つは電子的ではなく、光学的です。異なる層のパターンをウェーハのフォトレジストに投影するために使用されるウェーハステッパーは、光学レンズを使用します。数ミクロンのフィーチャサイズが一般的だった80年代には、約400 nm（可視光の限界）未満のフィーチャサイズでは、使用される光学系ではもはや不十分であると懸念されていました。

現在、最小サイズは22 nmですが、ステッパーは依然として光学系を使用してパターンを転写します。しかし、80年代の光学系ではなく、この種の解像度には十分ではありませんでした。

これは非常に競争の激しい業界です。1985年に100 nmデバイスを製造できた企業があったとしたら、彼らはそうしたでしょう。ムーアの法則が続いているのは、まさにこの競争力のためです。

直線寸法を2倍に縮小することは、約1つのことではありません。実際の収益性の高いチップを実現するには、多くの面で進歩が必要です。スティーブンが述べたように、テクノロジーの限界の1つはフォトリソグラフィーでしたが、他にも多くのものがありました。私はチップやファブのデザイナーではないので、すべての詳細を知りません。新しい機能サイズのファブプロセスへの投資が莫大であることは知っています。通常、企業は、単一のマシンをより良いものに交換するだけの単純なものではないため、新しいプロセスのためにまったく新しいファブを構築します。空気処理だけでも大きな問題であり、他にも多くの問題があります。

トランジスタを小さくすることは、チップを小さくすることの一部にすぎません。トランジスタが小さくなるにつれて、トランジスタの電気的特性を考慮する必要があります。面積あたりの損失が増加し、動作電圧が低下しますが、FETのオン電流とオフ電流の比率が低くなります。これにより、リーク電流が増加し、静止時の消費が増加します。ケースへのより良い熱伝導性が必要であり、ボードなどへのより良い熱伝達が必要です。これは、多くの相互作用するパラメーターで繰り返し行われます。

私はいくつかの「障壁」を覚えるのに十分な年齢です。基本的な物理学ではこれ以上先に進むことはできず、ムーアの法則は失速する運命にあるとされていました。賢い人々は毎回、物理を回避するために何か違うことをする方法を見つけました。進歩のペースが遅くなるとき、私には十分な考えがありません。1970年代中頃からこのプロセスを見てきましたが、ムーアの法則のサイクルがすでにいくつあるか、そしてコンピューティングが一生のうちに大幅に変化したことに本当に感銘を受けました。

1. 経済学では、2年ごとに新しいウェーハ製造プロセスを変更する必要があります。新しい機器は数十億ドルの費用がかかりますが、建設と調整のプロセスと設計は高歩留まりを最適化するのに時間がかかり、製造中に償却する必要があります。IntelとIBMは、R＆D特許とプロセス機能を備えたこのゲームのリーダーです。
2. 設計の変更には、バイナリからNの量子化レベルに移行するフラッシュメモリが含まれるため、DAC <> ADCを使用すると、セルあたりのログNの密度が高くなりますが、これによりオーバーヘッドと大きなECCコーデックが追加されます。他のすべての領域も同様に改善されました。

3. IBMは現在、反強磁性結晶格子を使用して、1e6原子から12原子までの150 TBチップを生成するのに5〜10年かかる可能性のあるRAMセルを発明しました

4. 改善には、次のような多くの重要な変更が含まれます。

   • 2003年に90nmプロセスで導入されたひずみシリコン
   • ハフニウムベースのゲート最後の高kメタルゲート（HKMG）

ムーアの法則の実現を要約するにはあまりにも多くの変更がありますが、それはすべての層と部門で達成されます。資金、研究、設計、建築、製造、材料、プロセス、冗長性、エラー修正。

面白いことに、それは物理学の法則ではなく、見方に応じた成長または収縮の特異なパターンにすぎません。

ゴードンムーア氏は83歳で、引退した/名誉会長、インテルコーポレーションの共同創設者兼元会長兼CEO。

追加した

CPUの成長の大部分は、RAMの$ / GBのコスト削減に認められる必要があります。面積密度に加えて、階層型アーキテクチャには、各チップを製造するための90年代のサイクルタイムが100時間から36時間に短縮されるなど、他にも数十の要素があります。

アジアの主要なメモリー企業はこの分野で競争し、成功を続けています。 この記事では、「ムーアの法則」と記憶の課題に関連するいくつかの興味深い理由について詳しく説明します。