ボタンでマイクロコントローラーの電源を切り替える方法は？

バッテリー電源のマイクロコントローラーデバイスを持っています。現在、単純なオン/オフスイッチで電源を切り替えています。回路図（およびおそらくマイクロコントローラープログラム）の変更を最小限に抑え、デバイスがオフのときは電力を消費せずに、1つのプッシュボタンで電源を切り替えたいと思います。どうすればできますか？

追加されました。私は次のトリックを知っています：

ここで、開始時にマイクロコントローラーはPB3を高に設定し、デバイスの電力を保持します。ただし、S1を押してデバイスをオフにする必要があるため、これは私の問題の解決策ではありません。

追加されました。回路からVT2を除外できますか（VT1のマイクロコントローラードライブベース）。

提供する回路に基づいて、スイッチ（S1）（スイッチに接続されたカソード）の直後にダイオードを直列に追加するだけで、入力を使用してスイッチが再び押されたかどうかを検出できます。 PB3。

ツェナーダイオードは、電源からの電圧からPIC入力を保護します。

本当にオフにする必要がありますか？多くの最新のマイクロコントローラのスリープ電流は、小さなバッテリーの自己放電電流よりもかなり低くなっています。プッシュボタンでマイクロのI / Oピンを駆動するだけで、ボタンを押すたびにスリープモードとアクティブモードを切り替えることができます。いくつかのデバウンスが必要になりますが、それはすべてファームウェアでも実行可能です。

この種のオン/オフ方法は、最近ではかなり一般的になっています。µAしか必要としない場合、マイクロコントローラは真にオフである必要はなく、スリープ状態である必要があります。これは独自の制御下で実行できます。ボタンラインは、マイクロをスリープから復帰させることができるものに配線する必要がありますが、ほとんどすべてのマイクロには、少なくとも1つ（通常は複数）があります。

編集-リフレクションでは、以下の回路（参照のために残しておきます）は、おそらくマイクロのない回路での使用に最適です。他の回答で述べたように、本当に数uAの余裕がない限り、電源トグルを制御するためにマイクロを使用しないことは実際には意味がありません。
最も単純なバージョンは、プルアップとボタンを接地したIOC（変更時割り込み）入力のようなものです。マイクロは常に電力が印加されており、回路の残りの部分でPチャンネルMOSFET（ゲートからソースへのプルアップ）を制御します。スリープ状態になると、ゲートをフロートさせて回路をオフにします。

基準回路：

最初はP-MOSFETがオフになっているため、Q2にもベース電流はなく、これもオフです。Q1はオフなので、Q1cは5Vです。回路は静的です。

S1（+および-ノードを無視し、SPICEトリガーのためにあります）を押すと、Q1cの5VがQ2ベースに接続され、オンになります。これにより、P-MOSFETゲートが接地され、オンになります。
R4は5Vを認識し、S1が解放されると、R2を流れる電流がC1を〜600mVに充電するとQ1がオンになり（したがって、MOSFETもオンになる）、Q1がオンになります。 <200mV（つまり、Q1がオンになります）
回路は再び静的になりました。

S1が再び押されると、Q1はR4から電流をシンクし（Q2をオンに維持します）、Q2をオフにします。R1はMOSFETのベースを最大5Vまで引き上げて、再びオフにします。

シミュレーションは次のとおりです（V（push）highはボタンが押されたときを表します）。

また、現在のヘッドの電源をオフにした後（C1が放電し、Q1がオフになるため）、回路がオフ状態で電力を消費しないことがわかります（I（V1）のカーソルは19.86sで329nAになります）。

元の回路のアイデアは私のものではなく、EEVblogの Dave Jonesからのものです。

ブルーノ・フェレイラが示唆したように、ボタンを「オフ」スイッチとして機能させる最も簡単な方法は、回路を変更することです。ボタンが押されたときをプロセッサに知らせることです。抵抗器を使用すると、ツェナーを必要とせずにVDDを超える電圧からプロセッサの入力を保護することができます。

使用する可能性のある回路設計の概略図を以下に示します。右半分はプロセッサの動作を表しており、トランジスタ、ツェナー、および抵抗の組み合わせを使用してレギュレーターの代わりになりました。このシミュレータのゲートは常に+ 5V出力を生成するため、プロセッサの出力はゲートではなくVDDのアナログスイッチを使用して表されます。

無視すると問題を引き起こす可能性がある回路の重要な側面は、VDDが少なくとも〜3.6ボルトでない限り、プロセッサが回路をオンにできないように設計されていることです。また、VDDが3.5ボルトを下回ると、プロセッサが常に出力をオンにしようとするように、シミュレータを装備しました。プロセッサの電力がなくなっても、プロセッサがロジックHighを出力しないことを前提とする多くのデザインを見てきました。この仮定は、テストで使用されるチップの一部のバッチでは問題なく動作する可能性がありますが、本格的な生産で使用されるチップの他のバッチでは失敗します。低電圧状態でのほとんどのプロセッサの動作は規定されていません。そのような状況でのプロセッサの動作が問題にならないように、優れた設計を設計する必要があります（若干の注意：動作していないプロセッサを想定するのはおそらく安全です）印加電圧よりも高い電圧を生成するように明示的に設計されたものは、魔法のようにそれを開始しません。そのための明確な仕様はないと思いますが、ほとんどの場合、安全に推測できると思います）。