デジタルCMOSインバーターを構成して、アナログ機能（特に発振器と増幅器）を実行できることを知りました。ただし、例の多くは古いCD4000シリーズのデバイスを優先する傾向があります。さらに、このアプリケーションノートでは、セクション3で、バッファードインバーターの使用が安定性の問題を引き起こす可能性があることに言及しています。

1. 線形演算を実行するためにどのロジックファミリを確実に構成できますか？どの家族を避けるべきですか？
2. AHCやLVCの5VトレラントI / Oなどの「特別な」保護回路は、追加の安定性の問題を引き起こしたり、線形動作を妨げたりしますか？
3. TTL互換デバイス（HCT、ACT、AHCT）を使用して線形回路を構築しようとするとどうなりますか？
4. 線形領域でデジタルICを使用するのは悪い習慣と見なされますか？

すべてのロジックファミリは、バッファ付きインバータを使用するのが好きです。なぜなら、それらはデジタルアプリケーションでより信頼性が高く、消費電力が少ないためです。ただし、バッファなしインバータは水晶発振器の構築に役立つため、多くのファミリに存在します。74xx1GU04を検索します。

5 VトレラントI / Oには、VCCに対するESD保護ダイオードがないため、容量が小さくなる傾向があり、VCCを超えても信号の歪みが少なくなります。

TTL互換入力のスイッチングしきい値は低いため、VCCとグランド間で対称ではなくなります。

バッファなしゲートは、線形回路で使用するためのものです。バッファゲートはまったく機能しません。

別の便利なアプリケーションノート：（アン）バッファリングされたCD4xxx特性を理解する。

インバーターのような論理ゲートは、実際には単純なアナログ回路、コンパレーターであり、基本的にハイとローの2つの安定状態を持つアナログ入力信号でうまく機能するように調整されていることを覚えておく必要があります。

そのため、オペアンプをロジックデバイスとして使用できるように、シンプルなロジックデバイスもアナログの役割で使用できます。

本当に持っているのは、入力として露出された負のピンと基本的にハーフレールに「接続された」正のピンを持つ単純なコンパレータ/オペアンプであるため、特にこの役割をうまく果たします。（またはTTLなどのその他のポイント）負のピンが露出するため、オペアンプで行うのと同じ方法で負のフィードバックループを使用できます。非反転ロジックはあまり有用ではありません。

アナログの役割でどれだけうまく機能するかは、もちろん特定のゲートの性質に依存します。古いデバイスは非常に単純な整合トランジスタであり、バッファされた種類はより多くの内部を持っているため、線形性が低下します。

ただし、論理デバイスは、信号が論理レベルの間にある場合、開回路またはさらに悪いことにシュートする傾向があるため、低周波数信号用の単純なアンプとして使用することは良い考えではありません。

ただし、遅延回路の一部として、またはオシレーターのドライバーとして使用すると、特にゲートがヒステリシスを内蔵したシュミットトリガーである場合にうまく機能します。

遅かれ早かれ、他の人によって詳しく説明されていない点をいくつか追加したかったのです。

バッファなしゲートを線形増幅器として使用するのが一般的ですが、注意しなければならないいくつかの欠点があります。

おそらく最も重要なことは、パラメーターの指定が不十分なことです。アンプのデータシートにはアンプの特性に関する多くの情報が含まれていますが、通常、ロジックデバイスのデータシートにはそのような情報はほとんどありません。さらに、動作条件（動作電圧、温度など）に対する大きな許容誤差と変動性が存在します。したがって、このような大きな変動に耐えられる回路でのみこれらのデバイスを使用することができます。

アンバッファードインバーターは、スローエンドの古い4000シリーズから非常に高速のLVC範囲まで、さまざまなCMOSロジックファミリで利用できます。それらの特性は著しく異なります。特に、消費電力をよく見たいと思います。なぜなら、入力電圧が両方のトランジスタが同時に導通するハイとローの中間の範囲で消費電力が最大になる傾向があるからです。これも動作電圧に大きく依存します。ロジックファミリが高速で高出力になると、さらに悪化します。4000シリーズがかなり良性であるのはこのためです。LVCタイプのロジックは処理がはるかに困難です。

ロジックファミリによっては、指定された最大信号の立ち上がり/立ち下がり時間もある場合があります。これは、入力レベルが長い間ハイとローの間を維持しないことを示しています。これに違反すると、高い電力消費が得られるだけでなく、安定性の問題が発生する可能性があります。かなり小さなトランジスタペアで発生する熱のため、回路の信頼性にさえ影響を与える可能性があります。TIのアプリケーションノートSCBA004には、これについて詳しく説明しています。

ボトムラインは次のとおりです。重大な制限を認識している場合、線形アプリケーションにこれらのデバイスを使用できます。それらの低価格は魅力的かもしれませんが、単純な回路に伴う欠点は相当なものです。

「線形」領域で動作するデジタルICは、それほど線形ではない場合があります。数十年前、リングオシレーターにCD4xxxインバーターチップを使用して製品を設計しました。メーカーは、「最新の」デジタルパーツ（IIRC HCT）を置き換えました。これは、「線形」範囲で動作するとシュートスルーが発生しました（プルアップおよびプルダウン出力トランジスタが同時にオンになりました）。言うまでもなく、チップは熱くなりました;-)

したがって、ご質問に答えるために、非常にまれな状況を除いて、デジタルICを線形デバイスとして使用するのは一般に悪い形です！

私のgoto CMOSソリューション

• すべてのロジックI / Oには、VddとVssの間の線形領域にアナログ特性があります。

• 負帰還リニアアンプにはユニティゲインで良好な位相マージンが必要であり、Vddおよびサプライヤに対する感度が必要であることを理解すれば、どのロジックファミリでも使用できます。

-追加

• 74HCTまたは74xxTは、Vdd / 2の代わりに1.5VでTTL入力しきい値と互換性があります。これは、Vdd = 3Vに達したときと同じです。負のRフィードバックによる自己バイアスでは、出力デューティサイクルがシフトして入力で1.5Vdcに到達しようとするため、ESDクランプダイオードをグランドにトリガーする信号レベルに応じて

• 回路、電源、レイアウトのインピーダンスを完全に認識していないリニアおよびRF設計のように、誰もが初めて成功するわけではありませんインバーター。

入力がAC結合されている場合、自己バイアスは簡単ですが、バッファ付きインバータを選択すると技術的な課題が増えます。閉ループゲインがオペアンプ（OA）のように内部的に補償されていないため、閉ループゲインが開ループゲインよりもはるかに低い場合、発振に対する感度が高くなります。

• バッファードインバーターは、OAよりも高ゲインビデオアンプのように扱われます。

1段インバーターまたはアンバッファード（UB）のオープンループゲインは最小20dBで、バッファード（B）3ステージでは> 60dBです。Zf / Zを使用する場合、負帰還の場合、単一電源のCMOSオペアンプと同様に、入力と出力をAC結合する必要があります。Zfは通常、入力の低電流自己DCバイアスのために高抵抗で選択されますが、高すぎると、入力電圧がR2C1からVdd / 2に整定するまでのターンオン時間が遅くなります。

^{この回路のシミュレーション – CircuitLabを使用して作成された回路図}

バッファード（B）インバーターはアンバッファード（UB）の3倍のdB線形ゲインを持っているため、20〜500オームのドライバーインピーダンスのZoutで60dBのゲインが必要な場合、ビデオアンプは興味深い動作をします。ここで、Zout = RdsOn = Vol / Iol @〜x mA

その他の詳細

1970年以降のCMOSロジックの歴史を考えると、{4xxx、 'HCxxx＆' ALCxx}のような多数の標準ファミリプレフィックスがあります。RdsOn、Ciss、Cossなど、すべてのアナログ特性はデータシートに直接指定されていませんが、これらの制限電流ドレインと大信号帯域幅がわかっています。RdsOn vs VgsなどのFETの動作は、Vssの範囲によって決定され、各世代は速度を上げるか、速度での消費電力を下げるか、その両方を行うことができます。これにより、リソグラフィが小さくなり、Vdd範囲が小さくなり、RdsOnドライバの値が低くなりました。

• Vdssに依存する54/74 CMOSシリーズファミリごとにRdsOnがかなり一貫している（50％）ことを既にご存じかもしれません。Vgsの上昇は自然にRdsOnを低下させるためです。低Vss範囲は、RdsOnの大幅な上昇からの速度によって制限され、より高い範囲では、交差伝導電流と電力消費が増加します。

すべてのロジックファミリをリニアアンプとして使用できることを期待しています（ただし、検証はしていません） 。各リニアアンプ。線形で安定させるためのルールに従う必要があります。ただし、ユニティゲイン位相マージンに影響するレイアウトインダクタンスおよびその他のインピーダンスに応じて、オペアンプの設計方法として1次極への外部補償が必要になる場合があります。

最良の結果を得るには、設計者は、すべてのサプライヤに対して〜+/- 50％の広い許容差がある場合でも、回路のすべてのインピーダンス* Z（f）対周波数について十分に理解する必要があります。これらが大幅に変更される可能性があることを決して過小評価しないでください。そのため、承認済みベンダーリストAVLには、デザインの各部品番号について検証したもののみを含める必要があります。それ以外の場合は、設計とテストによりこれらの問題を回避する方法を理解する必要があります。しかし、一般に、RdsOn（またはドライバーESR）の制限を反映するLogic仕様は、すべてのベンダーで一貫していることがわかりました。

• これらには、電源のZ（f）の推定値とドライバーインピーダンス<< Zout、レイアウト、各チップの電源の動作帯域幅でのデカップリングキャップが含まれます。そして、CMOS Zout = RdsOn outです。バッファーなしインバーターがより安定して推奨された理由は、1〜10MのフィードバックRで自己DCバイアスがかけられている場合、通常はシングルステージゲインが水晶発振器（XO）に適しているためです。

制御理論またはボード線図のアイデアがあると思います。各CMOSステージはインバーターであるため、バッファードインバーターは3段階のゲインG（s）と、より多くの位相シフトvs.$f_{BW}$〜$0.35t_R$ したがって、フィードバックH（s）が大きくなるほど安定性が低下します。

簡単に学習できる人、すでに知っている人; ボード線図、1の位相マージンvs 3ステージのアンプ、各ロジックファミリのVol / IolとVcc。それ以外の場合、簡単な説明はできません。CD4xxxは3〜18Vでうまく機能しましたが、他のすべてはVcc / RdsOnをスケーリングすることで同様に機能するはずです。低インピーダンス負荷（〜50）の場合、ドライバーのPdはACカップリングによって大幅に低減できます。74ALCxxには約25オーム@ 3.3V、74HCxxには約50オーム+/- 50％@ 5Vがあります。