ゲート抵抗値の設計方法は？

これは、作業中のドライバーIC（LM5112）のデータシートです。

以下は、モジュールのアプリケーション図です。

基本的に、これは入力としてPDM信号を使用するMOSFETのGATEドライバ回路です。MOSFET入力抵抗（R3）の値を計算する方法を探していますか？

MOSFET入力電圧（VDS）= 10V必要な出力電力は200Wです。

質問：

1）MOSFET入力抵抗の計算方法は？

2）MOSFET入力抵抗の計算に影響する要因は何ですか？

3）抵抗値を変更（増加または減少）した場合、可能な最大および最小抵抗値と回路への影響はどうなりますか？

さらに情報が必要な場合はお知らせください。

mosfet mosfet-driver powermosfet

— vt673
ソース

プーフが言ったことに+1。私はすべてのゲートで10オームから始め、そこから進んでいきます。

— Winnyの

MOSFETの入力容量（データシートではとして示されています） $C_{iss}$ とゲート抵抗（） $R_G$ は、

カットオフ周波数を持つローパスフィルタを形成します

。直列ゲート抵抗を選択する際には、これを考慮する必要があります。

f_{C} = 1 / (2 π R_{G} C_{i s s})

$f_C=1/(2 \pi \ R_G \ C_{iss})$

— RohatKılıç

参照してください。electronics.stackexchange.com/questions/287792/...は

— JonRB

回答:

巨大な出力電流（7A）を持つこのドライバーを選択した場合、非常に大きなFETを非常に高速に切り替えるには、このゲート駆動電流が必要だと思います。

ゲート抵抗は、ゲート駆動電流を減らすことで速度を低下させるだけなので、最適値はゼロオームです。その最大値は、許容可能なスイッチング損失に依存します（スイッチングを遅くすると、スイッチング損失が増加します）。

ただし、ゲート抵抗には次の用途があります。

スイッチングを遅くしてEMIを減らします。ただし、この場合は、より弱い（安価な）ドライバーを使用することもできます。
MOSFETのターンオン時に電源から引き出される電流スパイクを減らします。局所的なデカップリングが十分でない場合、この電流がVCCサグを引き起こし、チップのUVLOをトリガーする可能性があります。幸いなことに、チップのピン配列により、低インダクタンスのデカップリングを簡単に実現できます。
長いゲートトレースでレイアウトが最適でない場合。これにより、ゲートにインダクタンスが追加され、MOSFETが発振する可能性があります。抵抗により、スイッチングが遅くなりますが、発振が抑制されます。これはちょっとしたバンドエイドです。きついレイアウトが望ましいです。

念のため、抵抗フットプリントを配置し、0Rジャンパーから始めることをお勧めします。

— プフ
ソース

ゲート抵抗は、ゲートの充電/放電時の電流スパイクも制限します。3A / 7Aは多く聞こえますが、MOSFETが大きくなり、ゲート容量が大きくなると、これらの値はそれほど大きく見えなくなり、

— Trevor_G

はい、このドライバーには確実なデカップリングが必要です

— peufeu

@Trevorが言ったように、抵抗は主に駆動回路のゲート容量の影響のためにあります。それが出発点です。

— トニーM

また、1つまたは2つのダイオードと2つの抵抗を使用して、ゲートの充電と放電の抵抗を変えることができます。これにより、オンとオフのレートを個別に調整できます。誘導性負荷を駆動している場合、MOSFETを急激にオフにすることは悪い可能性があるため、「ゼロ」オームが最適値の出発点であるとは言いません。

— デニス

@ vt673データシートには、デカップリングキャップの位置を含むレイアウト例が示されています。この例に従うことを強くお勧めします。0603では1µFを使用し、//より大きなパッケージキャップでは10µFを使用します。スイッチング周波数は？

— プーフ

MOSFETのゲートを理解する

MOSFETは、さまざまな負荷を駆動するときに多くの利点を提供する注目すべきデバイスです。それらが電圧駆動であり、オンのとき、非常に低い抵抗を持っているという事実により、多くのアプリケーションに最適なデバイスになっています。

しかし、ゲートが実際にどのように機能するかは、おそらく多くのデザイナーにとって最も理解されていない特性の1つです。

典型的なMOSFET回路を見てみましょう。

注：ここではNチャネルデバイスのみを説明しますが、Pチャネルは同じメカニズムで機能します。

回路図

^{この回路のシミュレーション – CircuitLabを使用して作成された回路図}

$R_{GATE}$ $R_{GATE}$

回路図

^{この回路をシミュレートする}

$R_g$ $C_{GS}$ $C_{GD}$

さらに複雑なことに、これらの容量は一定ではなく、印加電圧に応じて変化します。典型的な例を以下に示します。

駆動装置が出力をたとえば低から高に切り替えると、出力は基本的にてグランドに固定されていることがわかります。 $C_{GS}$ $C_{GD}$ 。そのため、駆動デバイスから取得される初期電流は、次の式によって制限されます。

$I_{gate} = V_{Gate}/(R_{source} + R_{GATE} + R_g)$

$R_{GATE}$ $R_g$

$R_{GATE} = V_{Gate}/(I_{max})$

注：ソースとシンクの制限がドライバーで異なる場合、またはオンまたはオフのエッジをシャープにする必要がある場合、関連するダイオードとともに2つのゲート抵抗を使用することができます。

タイミングが全てだ

それでは、ゲート抵抗が重要である理由がおわかりでしょう。ただし、そのゲート抵抗を持つことの意味と、それが大きすぎるとどうなるかを理解する必要があります。

$R_{GATE}$ $C_{GS}$ $C_{GD}$

この単純な回路を分析しましょう。

ここでは、入力抵抗が約2.5オームの一般的なMOSFETを選択しました。上記のようにドレインをグランドに短絡すると、パルスの立ち上がりエッジで次のトレースをプロットできます。

ご覧のとおり、電流を予測したとおり $R_{Gate}$ 最初は1Aの抵抗によって制限され始め、指数関数的にゼロまで減衰します。一方、ゲート自体の電圧は、10Vの印加ゲート電圧まで指数関数的に上昇します。ここでの驚きはありませんが、Vgの開始時の鋭いエッジは、おそらくモデルの入力インダクタンスの結果として、シミュレーターのアーティファクトであると信じています。