オペアンプ入力抵抗？

私はTL064 のデータシートを読んでいますが、これには16ページのこの図が含まれています。

これはもちろん、上の図の右下隅にあるグランドではなく反転アンプの出力を使用しているように見える計装アンプですが、本当に困惑しているのは、4つのうち3つの非反転入力に直接接続された100kΩ抵抗ですアンペア。計装アンプ回路が本やアプリケーションノートに記載されているのを見たことはありません。3つのオペアンプスキームを使用して構築した計装アンプはすべて、それらなしでも正常に機能します。

10のデータシートを指定入力抵抗¹²がすでにハイインピーダンスのJFET入力に何も追加していないようですので、100kΩのより10,000,000倍大きいですΩ、。入力バイアス電流と関係があるのではないかと思いましたが、それは私が暗闇の中で突き刺すだけです。

不思議なことに、同じデータシート（18ページ）の図26は、非反転オペアンプ入力に100kΩ抵抗のない計装アンプの2オペアンプバージョンを示しています！

上記の回路の非反転入力の100kΩ抵抗の目的は何ですか？完全に明らかな何かを見逃していますか？

IMOは目的を果たさず、除外することができます。入力オフセットを最小化する場合は、出力から反転入力へのフィードバックにも1つある必要があります。両方の入力に同じインピーダンスが見えるはずです。
特に、FETオペアンプのような非常に高い入力インピーダンスでは、それらの必要はないようです。

データシートでは説明されていませんが、実際には、多くの電圧フォロアは直列入力抵抗なしでは不安定です。LME49710でボルテージフォロワーを構築してみてください。150オームの負荷を駆動します。1 KHzの正弦波を使用します。出力はひどく見えますよね？次に、入力に10 KOhm直列抵抗を追加します。問題が解決しました。

私もこの説明を聞きたいです。

これは回路図の間違いかもしれません。おそらく、意図は、100Kの抵抗が直列ではなく、入力に対するシャント抵抗になることでした。シャント抵抗は、入力インピーダンスを100Kに下げる目的に役立ちます。（天文学的な入力インピーダンスは常に望ましいとは限りません：一つには、ノイズの影響を受けやすいです。）2番目の目的は、入力の直前に結合コンデンサがある場合、DCリターンを提供することです。入力がグランドを基準にしていない場合、コンデンサは入力が有効範囲外になるまで充電されます。非常に小さなバイアス電流を使用するJFET入力では、これには数時間または数日かかる場合があります。

これに関する素晴らしい議論をここで見つけました：http : //www.analog.com/library/analogDialogue/archives/41-08/amplifier_circuits.html

（それにもかかわらず、これは「ストローをつかむ」ことです。なぜなら、回路はおそらくコンデンサを示すからです。）

抵抗器を直列に配置することに関しては、私は他の人に同意します。考えられる理由は、入力が過電圧から故障した場合の電流保護です。

私は、同様の神秘的な入力抵抗（両方の入力で1.3k）を備えた電流測定用の計装アンプ回路を見つけました。明らかに、抵抗の背後にある理由は、CMがレールを超える場合、たとえば長いリード線でセンサーを切断する場合に、故障電流を制限することです。Analogのこのアプリケーションノートでは、状況について詳しく説明しています。

ただし、TIデータシートの100k抵抗は少し大きいように見えますが、おそらくシステムノイズが多少増加します。

言及されている理由（保護、安定性など）に加えて、考えられる理由を追加します：オペアンプによっては、両方の入力のソースインピーダンスを可能な限り低い歪みレベルに一致させる必要があります。これは、たとえばOPA134データシートで説明されています。

したがって、抵抗は他の入力のインピーダンスと一致するためにあります。