STM32F2のソフトウェアリセットを実行しようとしています。（リファレンスマニュアルはこちらから入手できます。）リファレンスマニュアルの関連ページ（80ページ）には、ほとんど情報がありません。基本的に、のSYSRESETREQビットをApplication Interrupt and Reset Control Register設定する必要があります。
今、このページではそれが変更できるように説明しSYSRESETREQ、具体的な「キー」がに書き込む必要VECTKEYビット。
どちらのドキュメントも、これApplication Interrupt and Reset Control Registerがどこにあるかを説明していません。そのアドレスは何ですか、またどのようにアクセスできますか？
回答:
CMSISライブラリーを使用しないのはなぜですか？そのための特定の機能があります。
さらに、これはシステムソフトウェアリセット用にCMSISライブラリから取得したコードです。
/******************************************************************************
* @file: core_cm3.h
* @purpose: CMSIS Cortex-M3 Core Peripheral Access Layer Header File
* @version: V1.20
* @date: 22. May 2009
*----------------------------------------------------------------------------
*
* Copyright (C) 2009 ARM Limited. All rights reserved.
*
* ARM Limited (ARM) is supplying this software for use with Cortex-Mx
* processor based microcontrollers. This file can be freely distributed
* within development tools that are supporting such ARM based processors.
*
* THIS SOFTWARE IS PROVIDED "AS IS". NO WARRANTIES, WHETHER EXPRESS, IMPLIED
* OR STATUTORY, INCLUDING, BUT NOT LIMITED TO, IMPLIED WARRANTIES OF
* MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE.
* ARM SHALL NOT, IN ANY CIRCUMSTANCES, BE LIABLE FOR SPECIAL, INCIDENTAL, OR
* CONSEQUENTIAL DAMAGES, FOR ANY REASON WHATSOEVER.
*
******************************************************************************/
/* memory mapping struct for System Control Block */
typedef struct
{
__I uint32_t CPUID; /*!< CPU ID Base Register */
__IO uint32_t ICSR; /*!< Interrupt Control State Register */
__IO uint32_t VTOR; /*!< Vector Table Offset Register */
__IO uint32_t AIRCR; /*!< Application Interrupt / Reset Control Register */
__IO uint32_t SCR; /*!< System Control Register */
__IO uint32_t CCR; /*!< Configuration Control Register */
__IO uint8_t SHP[12]; /*!< System Handlers Priority Registers (4-7, 8-11, 12-15) */
__IO uint32_t SHCSR; /*!< System Handler Control and State Register */
__IO uint32_t CFSR; /*!< Configurable Fault Status Register */
__IO uint32_t HFSR; /*!< Hard Fault Status Register */
__IO uint32_t DFSR; /*!< Debug Fault Status Register */
__IO uint32_t MMFAR; /*!< Mem Manage Address Register */
__IO uint32_t BFAR; /*!< Bus Fault Address Register */
__IO uint32_t AFSR; /*!< Auxiliary Fault Status Register */
__I uint32_t PFR[2]; /*!< Processor Feature Register */
__I uint32_t DFR; /*!< Debug Feature Register */
__I uint32_t ADR; /*!< Auxiliary Feature Register */
__I uint32_t MMFR[4]; /*!< Memory Model Feature Register */
__I uint32_t ISAR[5]; /*!< ISA Feature Register */
} SCB_Type;
#define SCS_BASE (0xE000E000) /*!< System Control Space Base Address */
#define SCB_BASE (SCS_BASE + 0x0D00) /*!< System Control Block Base Address */
#define SCB ((SCB_Type *) SCB_BASE) /*!< SCB configuration struct */
#define NVIC_AIRCR_VECTKEY (0x5FA << 16) /*!< AIRCR Key for write access */
#define NVIC_SYSRESETREQ 2 /*!< System Reset Request */
/* ################################## Reset function ############################################ */
/**
* @brief Initiate a system reset request.
*
* @param none
* @return none
*
* Initialize a system reset request to reset the MCU
*/
static __INLINE void NVIC_SystemReset(void)
{
SCB->AIRCR = (NVIC_AIRCR_VECTKEY | (SCB->AIRCR & (0x700)) | (1<<NVIC_SYSRESETREQ)); /* Keep priority group unchanged */
__DSB(); /* Ensure completion of memory access */
while(1); /* wait until reset */
}間違った場所を探しているため、十分な情報が見つかりません。NVICはコアの一部であるため、ARMの資料に記載されています。
ARMv7-M ARMセクションB1.5.16では、Cortex-M3コアで使用できる2つのリセット方法、ローカルリセットとシステムリセットについて詳しく説明しています。AIRCRを含むシステム制御レジスタのメモリアドレスは、セクションB3.2.2（表B3-4）にあります。AIRCR自体はセクションB3.2.6に記載されています。ここで、リセット機能のロックを解除するために必要なキーの正確な値を見つけることができます。
ただし、Katteが述べたように、CMSISには、リセットを実行するための専用機能と、必要なすべてのレジスタアドレスおよび値のマクロ定義の両方が含まれています。ソースコードには他の場所では見つけにくい情報が含まれていることが多いので（もちろん、マニュアルを除いて）、これに慣れる必要があります。
ARM Cortex-M3セクション14.4の決定的なガイドでは、これらすべてを詳細に説明しています。お持ちでない場合は、Googleブックスで読んでみてください（必要なページが省略されないことを願っています）。