10Gイーサネットは物理的にどのように可能ですか？[閉まっている]

10ギガビットイーサネットとは、毎秒100億ビットが送信されることを意味しますが、これが物理的にどのように可能かはわかりません（100Gイーサネットはもちろんです）。今日最速のCPUは〜8GHzでしか動作しませんが、送信にCPUが必要ない場合でも、問題があるようです。

10Gでは、各ビットは100ピコ秒しか持続せず、その期間では、ゲート遅延が問題になると思います。各ビットのラインをハイまたはローに設定するほど簡単ではありません。複雑なイーサネット波形を出力するには、数百のトランジスタが必要です。

これは、受信側ではさらに問題が多いように見えます。波形を非常に高いレートでサンプリングする必要があるためです。ADCを使用すると、さらに遅延が発生します。

この答えを追いかけるには、いくつかの異なるリンクが必要でしたが、次のように要約でき
ます。1. 4つの差動ペア（合計8ワイヤー、ただし4レーンのみ）。
2. 800メガシンボル/秒。
3. PAM16を使用すると、16シンボルが使用され、レーンあたりボーあたり4ビットに変換されます。

その情報を考えると、4ビット* 800 Mhz * 4レーンを思いつくと、12800 Mb / sまたは12.8 Gb / sになります。エラー修正のエンコードおよびその他のオーバーヘッドのため、彼らはあなたがそれから10 Gb / sを取得することだけを期待しています。

ワイヤ自体は、800 MHzの周波数でシンボルまたは振幅のみを変更していることに注意してください。トランジスタのスイッチング速度の点では、それはかなりいいです。

これで10Gbイーサネットのすべてです。100Gbイーサネットでどのように機能するかは、もう少し気が遠くなるでしょう。そのため、実際に周波数を10.3 GHzまたは25GHzに上げているようです。一体何？こちらをご覧くださいそのテーブル用。周波数の違いは、選択する銅線ペアのデータレーンの数によるものです。誰もが実際にこの25GHzイーサネットを銅で作成したかどうかは興味深いことです。彼らはそれだけを仕様化した可能性があります。これらの周波数に到達し始めると、ケーブルを本当に短くするか、光ファイバーに切り替えて数百本の光ビームを単一のファイバーに送ることができます。そのようにして、おかしな速度で進む必要はなく、ソースでデータを並列化し、宛先で非並列化します。

詳細を参照する場合の参照：https : //en.wikipedia.org/wiki/10_Gigabit_Ethernet#Copper
https://en.wikipedia.org/wiki/Pulse-amplitude_modulation
http://www.cablinginstall.com/ article / print / volume-15 / issue-7 / features / technology / twisted-pair-options-for-10-gigabit-ethernet.html
https://en.wikipedia.org/wiki/Differential_signaling

（他の回答で説明されている）10Gイーサネットは、10 GHzで信号遷移を行わず、4ペアにまたがるマルチレベルエンコーディングを使用して10 Gb / sを達成します。

ただし、高速チップでは10ギガビット以上のシリアルトランシーバーが非常に一般的です。たとえば、PCIe、USB3.1、サンダーボルト、および同様のプロトコルはすべて、個々のペアで10ギガビット/秒のシリアルレートを使用します。

「バルク」ロジックがそのデータレートに追いつかないのは正しいことです。確かにCPUコアはその周波数で動作しませんが、PCIeインターフェイスなどを実装するロジックでさえ、その速度で動作することはできません。代わりに、専用の高速SERDESを使用します。

データは、幅の広いパラレルバスでICにルーティングされます。専用のハードウェアがシリアル/パラレルまたはパラレル/シリアル変換を入力/出力の近くで実行します。SERDESは、実際のロジックの絶対最小値を実行します。送信機は非常に簡単です。高速シリアルデータクロックとパラレルシリアルロジックを生成するPLLを備えています。レシーバーはより複雑で、受信データのクロックリカバリを行う必要があり、ビットが適切にグループ化されていることを確認するためのフレーミング検出も必要です。全体として、ごくわずかなロジックのみが超高速で動作する必要があります。はい、遷移による伝播遅延は非常に重要であり、すべての信号が適切に揃うように回路を慎重に設計する必要があります。

10ギガビット/秒イーサネットリンクの多くは、（例えば、10GBASE-SRまたは10GBASE-LR参照実際の光でありhttps://en.wikipedia.org/wiki/10_Gigabit_Ethernetを）もあるが10GBASE-Tを（8P8C付きツイストペアケーブル上「RJ45」）@hortaで説明されているコネクタ。私の知る限り、これは光学バリアントと比較して非常に電力を消費します。

CPU（またはメモリ）からイーサネットカードへのデータ転送は、通常x86ベースのコンピューターのPCIeバスを介して行われます。PCIe Gen 1レーンの使用可能なデータ転送速度は2ギガビット/秒（8/10ビットエンコード後）です。8レーンでは、理論上の最大値は16 GBit / s（方向ごと）であり、10 GBit / sイーサネットの単一ポートを駆動するのに十分です。

CPUは、送信するデータをRAMにデポジットし、ネットワークカードにピックアップする場所（DMA）を指示します。同様に、CPUは受信のためにバッファを割り当て、バッファについてネットワークカードに通知します。 ）満たされました。RAMへの帯域幅は通常、PCIeバスの帯域幅よりもはるかに大きいことに注意してください。

現在、レーンと方向ごとに約8 GBit / sの使用可能なデータレートを持つPCIe Gen 3が広く利用可能です。16レーンスロットは、理論的には100 GBit / sイーサネットに十分な128 GBit / sを処理できます（PCIe Gen 4は最近正式に発表されました）。

そのため、PC内で高スループットを達成するための「トリック」は（並外れた信号速度に行かなくても）パラレルバス（RAM）または複数のシリアルレーン（PCIe）を使用することです。

ための100ギガビット/秒イーサネット一つは典型的には25 GBaudシグナリング速度（100GBASE-SR4、100GBASE-LR4、100GBASE-CR4）と4つのリンクを有し、また、10ギガビット/秒の10のリンクを持つケーブル（例えばファイバ対）の規格が存在します（100GBASE-CR10、100GBASE-SR10、100GBASE-CR10）。長距離リンクの場合、4つの波長（100GBASE-CWDM4）を使用するか、2つの偏光モードとQPSK（100GBASE-ZR）を使用する単一のファイバーのみを使用する標準もあります。

長距離リンク（ファイバーペアごとに20テラビット/秒のMareaの大西洋ケーブルなど）での非常に高いリンク速度の場合、異なる波長のトランスミッターをできるだけ多く使用して、ファイバーとアンプの使用可能な波長帯域（高密度）にパックします波長分割多重化（DWDM）。このようなマルチプレクサ/デマルチプレクサは、通常、コアでの光のみのデバイスであり、電子的に並列処理できる複数の低帯域幅ストリームによって供給されることに注意してください。

20 TBit / sを達成するために、各クロックサイクルで複数の振幅と位相を送信できる高度な変調技術も使用します（ホワイトペーパーで 64QAMを見ました）。したがって、10GBASE-T標準と同様に、クロックサイクルごとに複数のビットを送信します@hortaによって説明されています。