RFボードのバイパスキャップ:なぜ3つの異なるサイズのキャップが並列にあるのですか?


8

可変ゲインRFアンプのこの評価ボードを見てください(データシート): すべてのDCラインには、それぞれ異なるサイズのキャップが並列にあります

J5-J10は、DC電源への接続を目的としています(DCアナログ制御電圧であるJ6を除く)。これらのすべてのラインには、3つのコンデンサが並列に接続されています。たとえば、J10に接続されたトレースを取ります。J10からチップのピンへの途中で、次の3つのコンデンサを通過します。

  • 大きなパッケージの2.2 µFコンデンサ(データシートでは「CASE A」と呼ばれています)
  • 0603パッケージの1000 pFコンデンサ
  • 0402パッケージの100 pFコンデンサ

1つの3.3 µFキャップの代わりに3つの並列キャップが使用されるのはなぜですか?なぜすべてのパッケージサイズが異なるのですか?順序は重要ですか(最小値のコンデンサをチップに近づけることが重要ですか?)

回答:


23

誘電型の場合、コンデンサが小さいほど、通常は寄生インダクタンスが小さくなります(高い周波数での応答が良くなります)が、容量も小さくなります。コンデンサのサイズ、値、タイプを組み合わせて、1つのコンデンサで提供できるよりも広い必要な応答を実現できます。容量値だけではありません。

これらの画像はかなりうまくまとめています:

ここに画像の説明を入力してください

EEVblog#859-バイパスコンデンサチュートリアル」から。

そして

ここに画像の説明を入力してください

Intersil-バイパスコンデンサの選択と使用-AN1325」より

ここに画像の説明を入力してください

TI-高速レイアウトガイドライン」より


5
デイブは本当にあなたがこの質問に答えたことに満足しています。私もそうです
Mahkoe

私はそれをコメントとして投稿しましたが、そのフレームを使用するには回答として追加する必要がありました。:D
ウェズリーリー

3
コンデンサーの最後のプロット(「図11」)は、本当にマイナス 2オームの最小インピーダンスですか?
フリッツ

2
@Fritz、プロットは標準の対数-対数プロットの形状をしているため、Y軸のラベルが誤っている可能性があります。私の推測では、「インピーダンス[オーム]」ではなく、dBです。
ブロックアダムス

5

これらのコンデンサはそれぞれ、異なる周波数でESL / ESRが低くなっています。標準的なアプリケーションでは、予想される電力線変動の周波数でESL / ESRが最も低くなるコンデンサを選択します。ただし、電源ラインが変動する可能性がある周波数の範囲があるシステムでは、設計者は複数のコンデンサを選択して、異なる周波数範囲を「カバー」することができます。これは、広い周波数範囲でバイパスコンデンサのESL / ESRを最小限に抑え、効果を最大化する方法にすぎません。


これは、DC電源からチップに向かう途中のキャップの順序が重要ではないことを意味しますか?
Mahkoe

6
その非常に重要なことは、小さいICをパワードICにできるだけ近づけることです。トレースでインダクタンスを追加すると、低ESLキ​​ャップを選択しても意味がありません。距離だけでなく、レイアウトも非常に重要です。
ウェズリーリー

2
Wesleyは正解です。小さいキャップは、トレースによる追加のインダクタンスの微妙な変化の影響を最も受けやすいので、デバイスの近くに配置する必要があります。すべてのコンデンサは、ICの電源ピンのできるだけ近くに実装する必要があります。また、ICに行く前に、コンデンサを最初に「ヒット」するように電源トレースが接続されていることを確認してください。これは、たとえば、コンデンサに接続する内部電源プレーンへのビアと、プレーンを直接ICパッドに接続する別のビアがあるべきではないことを意味します。これにより、バイパスキャップが役に立たなくなります。
DerStrom8

1
ダンプニングは重要です。そのローカル3.3uFと次に小さいキャップの間に1オームの抵抗を挿入します。
analogsystemsrf

1
@analogsystemsrf私はそれが行われたのを見たことがない。ソースを提供してもらえますか?
DerStrom8
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.