加速度計バルクバイパス用のアルミニウムコンデンサをタンタルコンデンサに置き換える

現在、STのAIS3624DQ加速度計を含む設計に取り組んでいます。では、データシート、それは（セクション4、17ページ）は言います：

「電源デカップリングコンデンサ（100 nFセラミック、10μFアルミニウム）は、デバイスのピン14のできるだけ近くに配置する必要があります（一般的な設計手法）。」

10μFのアルミニウム（サイズが大きいため）を代わりにタンタルコンデンサに置き換えることはできますか？

電解アルミニウムをタンタルに置き換えることができますが、どちらを使用することもはるかに良い選択です。

現在、セラミックは数十ボルトの範囲で10 µFを簡単にカバーできます。電解またはタンタルを使用しても意味がありません。また、大きな値にセラミックを使用する場合、個別の100 nF（その値は1980年代です）のコンデンサも必要ありません。

ここで何が起こっているのか、データシートは何を言おうとしているのかを考えてください。これらのデバイスは、電源ノイズに非常に敏感であることで有名です。私は実際に同様の部分が増幅するのを見ました電源から出力への電力リップル。そのため、データシートでは、デバイスへの電力線に「大量」の容量を配置するように求めています。そこで、10 µFが生まれました。このデータシートが作成されたとき、または開発者がそれに追随するのをやめたとき、10 µFは高周波で優れたコンデンサテクノロジーに対する不当に大きな要求でした。そのため、10 µFの「バルク」容量の電解コンデンサを提案していますが、その間に100 nFのセラミックを配置します。そのセラミックは、静電容量が100分の1であるという事実にもかかわらず、高周波よりも高周波でのインピーダンスが低くなります。

過去15〜20年かそこらでも、その100 nFは負担をかけずに1 µFでした。100 nFの一般的な値は、古代のスルーホールの時代に由来します。これは、デジタルチップに必要な高周波でコンデンサのように動作する最大サイズの安価なセラミックコンデンサでした。1970年代のコンピューターボードを見ると、すべてのデジタルICの横に100 nFのディスクコンデンサーがあります。

残念ながら、高周波バイパスに100 nFを使用すること自体が伝説になりました。しかし、今日の1 µFの積層セラミックコンデンサは安価で、実際には、更新世の古い鉛100 nFキャップよりも優れた特性を持っています。セラミックキャップのファミリの周波数に対するインピーダンスのグラフを見ると、1 µFのインピーダンスが100 nFに比べてほぼどこでも低いことがわかります。共振点付近の100 nFには、1 µFよりも低いインピーダンスを持つ小さなディップがありますが、それは小さく、あまり重要ではありません。

したがって、質問に対する答えは、単一の10 µFセラミックを使用することです。使用しているものが、使用している電源電圧で実際に10 µF以上であることを確認してください。いくつかのタイプのセラミックは、電圧を印加すると静電容量が低下します。実際、今日では、15または20 µFのセラミックを使用でき、データシートで推奨されている100 nFのセラミックと10 µFの電解に比べて、ボード全体の特性が優れています。

Olin Lathropの答えに反して、セラミックコンデンサはすべてのボードレベルのバイパス問題の解決策ではありません。セラミックコンデンサのみを選択することで、設計のパフォーマンスに悪影響を与える可能性さえあります。

特定のセラミック誘電体配合物に関する重要な事実は、圧電挙動を示すことです。機械的エネルギーを電気エネルギーに変換したり、電気エネルギーから変換したりできます。加速度計の場合、このマイクロフォニック動作は、デバイスの電源に数百Hzの振動を結合する可能性があります。この振動は、加速度計が測定しているものであるため、対象の周波数帯域に正確に含まれています。つまり、デジタルでフィルタリングすることはできません。

セラミックコンデンサには、DCバイアスが印加されると静電容量の特性損失もあります。たとえば、Murata GRM188R61A106KAAL＃デバイスの静電容量対DCバイアス曲線は次のとおりです。

インタラクティブチャートから、典型的な3.3V動作入力では、この特定のコンデンサの実効容量は5.337uFであり、損失は定格DCバイアスの半分未満で定格容量のほぼ50％です。このアプリケーションのバルク容量は特定の値を必要としませんが、これは最小容量要件のアプリケーションにとって「落とし穴」になる可能性があります。

さらに、アルミ電解コンデンサとタンタルコンデンサのESRが有利になる場合があります。コンデンサの損失が大きくなるため、発振が抑制され、過渡現象のピークを制限するのに役立ちます。リニアテクノロジーには、ホットプラグ電源入力でセラミックコンデンサのみを使用する場合の危険性を説明するアプリケーションノートがあります。さらに、この TIアプリケーションノートで説明されているように、一部の電源には出力バイパスキャパシタンスESR要件があります。非常に低いESRのセラミックコンデンサを使用するには、実際には、コンデンサと直列に10ミリオームの抵抗を取り付けることにより、低ESRを無効にする必要があります。

アルミコンデンサはバルクバイパスデバイスのようです。

タンタルは通常、アルミニウムデバイスよりもESRが低くなりますが、セラミックデバイスはいずれにしても低ESRになるため、ここでは重要ではありません。

したがって、アルミ電解の代わりにタンタルデバイスを使用しても問題ありません。

少なくとも2Vccの定格のデバイスを使用してください。

既にいくつかの良い答えがありますが（MLCCを使用してください）、高周波デカップリングには、電源電圧とグランドのレイヤーを密接に結合（つまり、コアなし）する必要があると付け加えます。重複領域をできるだけ大きくし、複数のビアをIC電源/グランドピンのできるだけ近くに配置します。これは、本当に高周波のデカップリングを得るための最良の方法です。次に、MLCCコンデンサを可能な限りビアの近くに配置します。複数のコンデンサ値を避け、1つでは不十分な場合は複数の同一コンデンサで使用してください。たとえば、10n、100n、1uを並列で使用するリスクは、共振インピーダンスのピークです。

これにより、デカップリングの合計インピーダンスが最小になります。

また、デジタルICにはフェライトビーズを避ける必要がありますが、これはもちろん上記に暗示されています。