ARMはベンダーに正確に何を販売していますか?


28

仮定:

  1. コンピュータアーキテクチャ:プロセッサのさまざまなモジュールが互いにどのように相互作用するかを説明します。

  2. コンピューターアーキテクチャはvhdlファイルを使用して定義されます

  3. コンピューターの構成:シリコン上のプロセッサーモジュールの物理的なレイアウトについて説明します。

  4. 一連のフォトマスク(および各ステップで使用される製造プロセスなどの製造プロセス)を使用して、コンピューター組織が定義されます。

  5. したがって、コンピューター組織では、製造プロセスを考慮する必要があります。

  6. ARMは製造業ではないため、フォトマスクは販売していません。


私の質問:

  1. ARMはベンダーに正確に何を販売していますか(例:フリースケール)?
  2. SoC(System On Chip)の場合(例:iMx6)、ARMとFreescaleはどちらですか?統合したのは誰ですか?

1
3社が関与するとさらに複雑になる可能性があります。ARMはCPUのIPを設計し、Qualcommはそれを使用して製品(SOC)を設計し、そのチップをTSMCで作成します。TSMCがQualcommではなく物理レイアウト生成も行うことも可能です。
-Bimpelrekkie

ARMはプロセッサコアを販売しており、多くのルールと料金とともに、ソースコード(確かにverilogで、おそらくそれについては知らないかもしれませんがvhdl)を提供します。プロセッサはAMDA / AXIバスで停止します。そのプロセッサをチップ内の他のものに接続するには、他の誰かまたは他のコードが必要です。ARMはSoCを支援する他のものを販売していますが、主なものはプロセッサです。
old_timer

回答:


29

これらの用語を間違って使用しています。「コンピューター組織」は、マイクロアーキテクチャーではめったに使用されない用語であり、「コンピューターアーキテクチャー」はそのスーパーセットです。

集積回路IPブロックには、2つの基本的な形式があります。

  • ソフトマクロは、 IPの機能の実装を記述するRTL(VHDLまたはVerilog)です。これは、ゲートレベルのネットリストにコンパイルされ、製造用のマスクセットを作成するための物理レイアウトに変換されます。ここにケイデンスの例があります-イーサネットMAC。購入すると、検証用のVerilogファイル、ドキュメント、およびVerilogテストベンチを入手できます。

  • ハードマクロは、特定のプロセスに適したIPの物理的なレイアウトです。単一のブロックとしてより大きなチップレイアウトに追加されるため、設計プロセスのいくつかのステップが節約されます。ケイデンスのもう1つの例は、イーサネットPHYです。TSMC、UMC、およびSMICで180nmおよび130nmプロセスで提供され、GDSIIレイアウトファイルの形式で顧客に提供されます。

ARMはこれらの両方を販売しています。私が取り組んだMCUは通常、ARM Cortex CPUのソフトマクロを使用します。ARM7ハードマクロを備えた古い製品がいくつかありましたが、ARMまたは私たちによって強化されたかどうかはわかりません。現在、ARMのWebサイトには、Cortex-Aシリーズのハードマクロバージョンがリストされています。ただし、ほとんどの製品は合成可能です(ソフトマクロ)。ARM DesignStartサイトで、非商用の使用のために(ソフト)Cortex-M0を無料でダウンロードできるようです。

SoCでは、ARMパーツは単なるCPUです。(設計者はARMからペリフェラルIPを購入することもできますが、必須ではありません。)私が取り組んだSoCには、サードパーティIPと内部IPが混在しています。


4
ARMは、カスタムデザイン(Snapdragon 820のQualcommのKyroなど)のアーキテクチャもライセンスしています。ハードマクロは、一般的なツールが提供するものよりも(特定のターゲットに対して)高度に最適化される場合があります(Processor Optimization Pack)。理論的には、ハードマクロは完全なカスタムデザインを使用できますが、比較的少ないコンポーネント(特にメモリコンポーネント)を最適化すると、より少ないコストで多くの利点が得られます。
ポールA.クレイトン

13
  1. ARMはベンダーに正確に何を販売していますか(例:フリースケール)?

ARM知的財産を含むチップを販売するライセンス。

  1. SoC(System On Chip)の場合(例:iMx6)、ARM部分

CPUコアとそのインターフェイスの定義。

...そしてFreescaleはどれですか?

チップに含まれる周辺ロジックの設計を含む物理的な実装。

統合したのは誰ですか?

もちろん、フリースケール。


1
「CPUコアとそのインターフェースの定義」..「定義」の意味について詳しく説明してください。コアのvhdlが含まれていますか。
aiao

1
はい、間違いなくその定義にはコアのHDL(必ずしもVHDLではない)記述が含まれています。これは、この種の情報を伝える最も曖昧な方法だからです。
デイブツイード

11

ARMの統合を含むチップ設計プロジェクトに携わったとき、得られたのはネットリストVerilogでした。つまり、チップを構成するゲートと接続の完全なリストですが、簡単な変更に適した高レベルの形式ではありません。

その後、独自の配置配線を行いました。これは通常、各プロジェクトで必要です。ARMに割り当てられるチップ領域の形状が異なるためです。

複数のレベルのライセンスが利用可能であるため、配置済みのコアを標準的な形状で購入して時間を節約できます。

(配置されたネットリストは、音とまったく同じです:ゲートとその場所のリスト。)


3
「チップを構成するゲートと接続の完全なリスト」-それはリストの一つの地獄でなければなりません。
-Rev1.0

3
悪くない-Cortex M0は12Kゲートしかない。苦労しているのは大きなGPU設計です..
pjc50

「コア」は数百万または数十億のゲートだと思いましたか?Intel 4004は、その数のゲートを持っているため、名前が付けられたと伝えられています。
JDługosz

@JDługosz:1つのトランジスタカウントリストによると、Intel 4004には2,300のトランジスタがあります
-davidcary

2
@JDlugosz armの処理パイプラインは短く、キャッシュとダイペリフェラルでのサポート(トランジスタカウントへの大きな寄与)はコアIP(バスに接続)から分離されています。完全なSOC / ASICのゲート数ははるかに多くなります。x86のようなデバイスは、追加のマイクロコード層と同様に、ダイキャッシュ上、最近のダイMMUのようたとえば、より複雑な分岐予測を必要とする(10倍)長いくらいのパイプラインを持っている
crasic

5

ARMは、知的財産(IP)を他社に販売しています。あなたの例では、FreescaleはARM IP、つまりプロセッサコアを使用する権利を購入しています。「コア」とは何ですか?コアは、SPIドライバーやADCやDACなど、周辺機器以外のあらゆるものです。コアの一部として、ARMには、実際のプロセッサと顧客の周辺機器との間のブリッジとして機能するハードウェアシステムが含まれていました。

成果物に関しては、ARMは完全なHDLを顧客に提供しません。エンドユーザーのHDLがリンクできる高レベルの抽象化(HDLラッパー)を提供し、コアの物理レイアウトも提供します。

ARMはプロセッサコアだけでなく、プロセッサではない複雑なIPのセグメント全体も販売しています。ARMがプロセッサコアを販売する場合、前もってお金を得るか、デザインを販売したすべてのデバイスのロイヤルティを受け取ります。野生には約100億のARMプロセッサがあることを考えると、彼らにとってはかなり良い取引です。

総括する:

  • ARMは、最終製品に統合するためにIP(基本的に設計)を顧客に販売しています
  • フリースケールのようなSoCメーカーは、ARMコア用に独自の周辺機器を設計しています。
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.