これらの用語を間違って使用しています。「コンピューター組織」は、マイクロアーキテクチャーではめったに使用されない用語であり、「コンピューターアーキテクチャー」はそのスーパーセットです。
集積回路IPブロックには、2つの基本的な形式があります。
ソフトマクロは、 IPの機能の実装を記述するRTL(VHDLまたはVerilog)です。これは、ゲートレベルのネットリストにコンパイルされ、製造用のマスクセットを作成するための物理レイアウトに変換されます。ここにケイデンスの例があります-イーサネットMAC。購入すると、検証用のVerilogファイル、ドキュメント、およびVerilogテストベンチを入手できます。
ハードマクロは、特定のプロセスに適したIPの物理的なレイアウトです。単一のブロックとしてより大きなチップレイアウトに追加されるため、設計プロセスのいくつかのステップが節約されます。ケイデンスのもう1つの例は、イーサネットPHYです。TSMC、UMC、およびSMICで180nmおよび130nmプロセスで提供され、GDSIIレイアウトファイルの形式で顧客に提供されます。
ARMはこれらの両方を販売しています。私が取り組んだMCUは通常、ARM Cortex CPUのソフトマクロを使用します。ARM7ハードマクロを備えた古い製品がいくつかありましたが、ARMまたは私たちによって強化されたかどうかはわかりません。現在、ARMのWebサイトには、Cortex-Aシリーズのハードマクロバージョンがリストされています。ただし、ほとんどの製品は合成可能です(ソフトマクロ)。ARM DesignStartサイトで、非商用の使用のために(ソフト)Cortex-M0を無料でダウンロードできるようです。
SoCでは、ARMパーツは単なるCPUです。(設計者はARMからペリフェラルIPを購入することもできますが、必須ではありません。)私が取り組んだSoCには、サードパーティIPと内部IPが混在しています。