NAND Gatesが安いのはなぜですか?


24

私のデジタルエレクトロニクスラボおよび講義では、NANDゲートを購入して利用できる最も安価なゲートであるため、NANDゲートから物を作るように言われています。どうしてこれなの?OR / ANDゲートが最も安く買えないのはなぜですか?


8
あなたの前提が正しいかどうかわかりません。NANDゲートは物が安いので物を作るように言われません。有益だからそうするように言われます。NANDゲートからチップ上にインバーターを構築する人は誰もいません。彼らはインバーターを構築するだけです。DIPパッケージの方がずっと安いとは思いません。
エンドリス

@endolithいいえ私は質問の背後にある理由を尋ねました(意味のない質問に答えるのが嫌いです)。これは私に与えられた理由の1つでしたが、考えさせられました。
ディーン

2
デジタルシステムを設計するための最新の方法は、動作仕様を(VHDLまたはverilogで)記述し、使用するゲートについて合成ツールに心配させることです。
drxzcl

回答:


21

NANDゲートは安価です。1980年代以降、それらの多くが横たわっているからです。

まじめな話ですが、NANDゲートは最も単純な論理ゲートです。多入力インバーターと考えることができます。電気的に、それはまさにTTL NANDゲートです。各入力は、入力トランジスタに追加された単なる別のエミッタです。回路の残りの部分は単なるインバーターです。CMOSでは異なりますが、NANDゲートは依然として非常に単純です。

チップはトランジスタをほとんど必要としないため、小さくすることができ、シリコンウェーハごとに多くのトランジスタを使用でき、安価になります。


1
最小のトランジスタの場合は+1。コストドライバーではありませんでしたが、NANDがANDゲートやORゲートなどの他の基本的なロジックチップよりも安価である理由はこれまででした。
ジムC

1
CMOSでは、NOTゲートは2つのトランジスタ(トランジスタコストが最小のゲート)であり、NANDおよびNORは4つのトランジスタを必要とします。その他のゲートには、6個以上のトランジスタが必要です。
アルトゥーログラローラ

1
@JimC:それはまだNORが使用されない理由を説明しません(それが事実である場合)。トランジスタの数は同じです。
フェデリコルッソ

@romkynsの回答は、NORが使用されない理由を扱っており、これがこれよりも優れた回答となっています。等価電流のPMOSはNMOSのサイズの約2倍であるため、CMOS NANDのトポロジーはCMOS NORよりも小さな面積になります。:NANDとNOR CMOSトポロジについてはこちらを参照してくださいiclayoutonline.com/Education/CMOSIntro/intropart4.asp
オルタ

8

これが言える理由の1つは、CMOS回路では、NANDゲートがNORゲートよりも面積が小さく、高速であるのに対し、ANDゲートとORゲートにはサイズがNAND / NOR。したがって、CMOSの場合、NANDはわずかに安価です。

これはnMOSには当てはまらず(逆もまた同様です)、74xシリーズのようなパッケージ化されたゲートにはほとんど確実に当てはまりません。エリアコストは、パッケージングやその他のオーバーヘッドのコストによって完全に覆されます。

参照:Peter RobinsonよるVLSI設計、p.14、「CMOSでは、NANDゲートの速度と面積の特性はNORゲートよりも優れています」。

参照2:ここで言い換えると、「CMOSでは、NORゲートに2つのpMOSが直列に接続されており、ホールの移動性が悪いために低速になります。」


1
NORは単なる逆さまのNANDです。大きくも遅くもありません。
フェデリコルッソ

@FedericoRusso私の主張をサポートするための参照を追加しました。断っておくが、メインこの回答のポイントは、NAND / NORにAND / OR、NANDないにNORを比較することでした。
ローマンスターコフ

4
@FedericoRusso:所望のスイッチング速度を実現するには、インバーターにサイズ1のNMOSトランジスタとサイズ2のPMOSトランジスターが必要だとします。等速の2入力NANDゲートには、サイズ2の2つの(並列配線)PMOSゲートとサイズ2の2つの(直列配線)NMOSゲート(合計サイズ8)が必要です。2入力NORゲートには、サイズ4の2つの直列配線されたPMOSゲートとサイズ2の2つの並列配線されたNMOSゲートが必要です(合計サイズ12)。
-supercat

6

完全なシステムであっても、NAND(またはNOR)ゲートから任意の論理機能を構築できます。ORおよびANDゲートのコストはNANDとほぼ同じですが、インバーターも必要です。1,000個のNANDゲートは、OR、AND、インバーターを組み合わせたものよりも安くなります。

そのため、シーモアクレイはECL NORゲートからクレイのスーパーコンピューターを構築していました。


5

まだ言及されていないいくつかのポイント:

  1. MOSベースのロジックが完全に引き継がれる前は「通常」タイプであったTTLロジックでは、2入力NANDゲートには4つのトランジスタが必要で、その1つは2つのエミッタを備えています。2入力NORゲートには、6個のトランジスタが必要です(各トランジスタに1個)。より一般的には、N入力NANDゲートには4つのトランジスタが必要であり、そのうちの1つにはNエミッタがあります。N入力NORゲートには2N + 2トランジスタが必要です。
  2. NMOSロジックでは、N入力ゲート、NAND、NOR、またはそれらの何らかの組み合わせ(最後に1回の反転のみ)には、N個のトランジスタと1つの抵抗が必要です。NMOSでは、NORゲートはNANDゲートよりわずかに高速です。
  3. CMOSロジックでは、N入力ゲートは、NAND、NOR、またはそれらの何らかの組み合わせ(最後に1回の反転のみ)であるかどうかに関係なく、一般にN個のPMOSトランジスタとN個のNMOSトランジスタを必要とします。NANDゲートは、NORゲートよりも「ハイ」を出力する方がわずかに高速になり、入力の数が増えるにつれて、その差はより顕著になります。ただし、NORゲートは、NANDゲートよりも「ロー」を出力する方がわずかに高速です。CMOSテクノロジーは、他のすべてが同等であり、低い信号よりも高い信号の出力がわずかに遅いため、NANDゲートの出力時間は「バランスのとれた」場合があります。
  4. ほとんどのCPLD設計では、基本的なロジックブロックは、出力が多数の入力NANDゲートを駆動する多数の入力NANDゲート(入力を接続または切断できる)で構成されています。通常、ドキュメントには「AND」の束が「OR」の束を駆動することが示されていますが、NANDを駆動するNANDはORを駆動するANDと同じ動作をしますが、NANDゲートは反転出力のANDですが、反転入力のORと同じように動作します。SonはANDとORを取り、ANDの出力とORの入力を反転し(2つの反転がキャンセルされるため、1つは実行できます)、1つはNANDでNANDを駆動します。

3ステートロジックや最適な速度を必要としないロジックデザインは、すべてNANDゲートで実装できます。それは、NANDゲートが常に物事を実装する最も実用的な方法であることを示唆するものではありません。たとえば、排他的ORゲートは、4つの2入力NANDゲートを使用して構築し、CMOSの合計16のトランジスタを表します。ただし、トランジスタから直接CMOS排他的ORゲートを構築する場合、8個で作業を行うことができます。


2

自然な反転があることを覚えているようです。したがって、ANDゲートには追加のインバーターが必要ですが、NANDには必要ありません。または私は間違っている可能性があります...


追加の反転がありますが、最後に1回だけ反転する「and」ゲートと「or」ゲートの組み合わせを作成できます。たとえば、CMOSゲートを構築して、not((A and B)or(B and C)or(A and C))を計算し、6つのPチャネルFETを使用して(出力「true ")および6つのNチャネルFET(出力「false」を生成するため)。実際には、5つのトランジスタで作業を行うことができますが、結果の回路の分析はより困難になります。
-supercat

-2

NANDゲートは単純であるだけでなく、他のすべてのゲートの代わりに使用できるため、企業が大量に購入する場合、すべてに使用できるためNANDゲートのみを購入します。これにより、ストレージスペースが節約され、大量に安くなります。したがって、生産者はトレンドに従います。需要が増えると、価格を下げて将来の利益を増やすことができます。


5
これは、以前の回答でまだ言われていないものを追加しません。
ザフォトン
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.