高電圧トランジスタをこのような小さなパッケージに入れるにはどうすればよいですか？

例えば：

• STN0214-超高電圧NPNパワートランジスタ

コレクタとエミッタ間で1 kV以上を受け入れると言われています。SOT-223パッケージ（3ピンとタブ）で提供されます。湿った空気の絶縁耐力が1 kV / mmの場合、電極間にアークは現れませんか？

または、空気よりも絶縁耐力が高い接着剤またはその他の材料でパッケージを囲む必要がありますか？

うーん、それはきついようです。ピンピッチは2.3 mm、最大ピン幅は0.85 mmで、ピン間の最小間隔は1.45 mmです。トランジスタは1.4 kV CEに指定されており、隣接するピン上にあるため、約1 kV / mmです。私が言ったように、それはきついようです、そして、あなたはこれを悪化させないためにPCBフットプリントを設計することに注意しなければなりません。

通常、PCBパッドをピンよりも少し広くしますが、この場合はそうしません。パッドをピンと同じ幅にした場合でも、位置合わせエラーはスペースに切り込みます。

全体的に、1 kV / mmをやや下回るようにするには、ピン間のスペースが大きい、より大きなパッケージを好むでしょう。

はい。通常、取り付け後にピンをシールするために化合物を塗布します。多くの場合、リード線は角が尖っていることが多いため（コロナやブレークダウンが発生しやすい）、通常はこれよりもはるかに大きな間隔でも行われます。私たちは日常のようなものを追加コロナドープ電圧が立ち上がると1kVの上で場合でも、かなり大規模なコンポーネントに（HVリレー、など）。これにより、約145kV / mm程度の保護が提供され、アークとコロナ放電の両方が抑制されます。もちろん、コロナドープはこの部分に最適な化合物ではありません。もちろん、例を提供するだけです。いずれにせよ、デバイスを最大1.4kV定格まで動作させるシステムでは、何らかのコンフォーマル絶縁コーティングが必要になります。

懸念されるのは、PCB自体とトレース/パッドです。チップは、標準の低電圧PCB材料および設計標準（つまり、IPC指定材料で作られたボード）にはきつすぎます。たとえば、IPC2221Aの仕様は、永続的にコーティングされた外部導体（チップリード-上記のようにコーティングされていると仮定）の最小間隔を次のように示しています。

• 0.8V @ 500V + 0.00305mm / V
• -> 1.4kVの場合、これは0.8 + 900 * 0.00305 = 3.545mmです

内部ボードのトレースでさえ、チップが許すよりもさらに間隔を空ける必要があります（同様の計算で2.5mm）。中または高電圧PCBのその他の考慮事項は、パッドとトレースの形状です-これらはしばしば丸くする必要があり、トレースが方向を変える鋭い角をなくし、鋭角の正方形の代わりに丸い長方形のパッドを使用します。

そのため、実装後にコンポーネントのリードを絶縁化合物でコーティングする必要があることに加えて、低電圧回路用に設計された標準のPCBは、最大定格ではこのコンポーネントに適していません。したがって、中電圧（一般的には〜600-3000V）のアプリケーション向けに特別に設計されたボードにマウントする必要があります。

コレクタと他のピンとの間の実際の最小距離が何であるかは明確ではありませんが、1 mmを少し超えるようです。おそらく、ちょうど十分な乾燥空気のある密閉されたハウジング内（誰かが最大定格近くでそれを使用すると仮定！）。別の可能性は、コンフォーマルコーティングを適用することです。

しかし、トランジスタがこの電圧を処理できるという事実は、その電圧まで動作させる必要があるという意味ではありません。たとえば600 Vで動作する場合、トランジスタが故障する前にかなりのマージンがあります。いくつかの状況では、それがいいかもしれません。

高電圧の主な考慮事項は、物理層でのクリアランスと沿面距離です。クリアランスは、対象地点間の最短経路であり、通常使用される標準はIPC-2221Aです。クリーページはPCB上の最短の電気経路です。これらの距離のいずれかが上記の参考文献にあるものよりも短い場合は、推測通り、より優れた絶縁特性を持つ化合物が必要です。上記の参考文献は、表面層のコンフォーマルコーティングおよび非コーティングボードの値を示しています。この問題には多くの解決策があります。これは、特定の質問に対する簡単な答えです。高電圧には、考慮すべき多くの問題があります。