MOSFETがVgdではなくVgsによってトリガーされるのはなぜですか?


21

MOSFETの1つのタイプのこの図を注意深く見てください:

ここに画像の説明を入力してください

このアプリケーションノートにあります

デバイスがほぼ対称であることがわかります。ゲート自体がドレインではなくソースを参照するのはなぜですか?

また、なぜゲート酸化膜は20V Vgdではなく20V Vgsで破壊されるのでしょうか?

(宿題の質問ではありません。好奇心だけです。)


1
ほとんどのJFETは実際にあなたが説明する方法でほぼ対称的であり、どの端がソースとして使用され、どの端がドレインであるかは重要ではありません。ただし、同じことが横型MOSFETにも当てはまる場合、私は肯定的ではありません。縦型MOSFETには寄生ボディダイオードが含まれており、「逆方向」に接続すると正常に動作しません。
Bitrex

1
@Bitrex True、パワーMOSは正常に後方に動作しません。ただし、ドレイン-ソースチャネルの抵抗が十分に低く、ダイオードではなくチャネルに電流が流れている場合、ダイオードを短絡できます。これは、アクティブブリッジ整流器および制御された整流を必要とする他のデバイスで使用されます。しかし、物事がうまくいかなくなる前に、約0.5Vに制限されます;)。
トーマスO

同期整流器の一部としてMOSFETを使用している場合、MOSFETを保護するために、MOSFETのボディダイオードと並列にショットキーダイオードを配置できます。ボディダイオードは通常かなり弱いです。
マイクデシモーネ

回答:


8

投稿した図1 は、3端子ではなく4端子デバイスを参照しているためです。図1の回路図記号を見ると、ボディ端子はソース端子に接続されていない独立した端子であることに気付くでしょう。販売されているMOSFETは、ほとんどの場合、ソースとボディが接続されている3端子デバイスです。

メモリが適切に機能する場合(100%確実ではありません- この配布資料によって裏付けられているようです)、4端子デバイスではソースとドレインの間に違いはなく、オン状態を決定するのはゲートボディ電圧ですチャンネルの-ボディは、Nチャンネルデバイスの回路で最も負の電圧、またはPチャンネルデバイスの回路で最も正の電圧であることに注意してください。

編集:MOSFETデバイス物理学のリファレンスを見つけまし。ソース-ドレインの動作はまだ対称的ですが、ゲート-ソースとゲート-ドレインの両方の電圧に依存します。Nチャネルでは、両方が負の場合、チャネルは非導通です。しきい値電圧よりも大きい場合、飽和動作(定電流)になります。両方がしきい値電圧よりも大きい場合、三極管動作(定数抵抗)になりますボディ/バルク/基板は依然として最も負である必要があります回路内の電圧、したがって、回路内で逆の動作を得るには、ボディ+ドレインを相互に接続する必要があります。

Pチャネルデバイスでは、この極性は逆になります。)

NチャネルおよびPチャネルMOSFETの従来の回路図記号を注意深く見てください(ウィキペディアから)。

nチャンネル pチャネル

MOSFETの機能に関するWikipediaの図を参照すると、ボディとソースの接続が表示されます。


4端子でも、ゲートソース電圧がチャネルの状態を決定します。それで、あなたがゲートボディについて書いたことは真実ではありません。ソース-ボディ電圧は、デバイスのしきい値電圧を変調します。たとえば、NMOSの場合、VsがVbを超える場合、デバイスをオンにするためにより大きなVgsが必要になります(ボディ効果)。
マズルニフィケーション

@mazurnification:これについての参照先はどこですか?そして、なぜそれはゲートドレインまたはゲートボディではなくゲートソースですか?いずれにしても参照資料を見つけようとしましたが、できませんでした。
ジェイソンS

1
ちょうどこの参照を見つけました:dogs.carleton.ca/~tjs/21-mosfetop.pdf VgsではなくVgbに基づいてチャネルフィールドを示します(Vgs = VgbでVsb = 0まで)。ですから、ソース端末に特別な何かがあるという証拠を見るまで、答えを変えません。ソースとボディの接続が低インピーダンスの固定電圧であり、Vgbを制御する方程式と同等である場合にのみ、しきい値電圧の変調によるボディ効果が真である場合、私は驚かないでしょう。
ジェイソンS

OK、ゲート-ソース間電圧とゲート-ドレイン間電圧に関するものを見つけました。
ジェイソンS

キーはVgbです。MOSFETの重要なポイントは、ゲートと基板の間に生じる電界によって電荷キャリアの分布が不均衡になり、ソースとドレイン間のチャネルのインピーダンスが変化することです。ただし、ソースと基板は通常一緒に接続されているため(回路図記号を参照)、VgsはVgbと同じです。チャンネルを基板と同じにしたくない場合は、チャンネルから基板への逆バイアスダイオードのように見えるウェル構造を作成する必要があります。個別の部品では実現不可能な構造をICで作成できることに注意してください。
マイクデシモーネ

9

通常描かれている対称断面は、実際の構造とはまったく一致せず、非常に非対称です。実際には、次のようになります。

ここに画像の説明を入力してください

DVGD


これは単なる縦型MOSではありませんか?横方向のMOSは異なりますか?
トーマスO

@Thomas - V-MOSFETは異なります:allaboutcircuits.com/vol_3/chpt_2/10.html。とにかく、それら非常に非対称的であるため、写真が異なって見える場合でも、説明は依然として有効です。
-stevenvh

この構造は、ディスクリートMOSFETによく使用されます。対称構造は、通常、すべてがドレインを共有できないため、集積回路上のMOSFETに使用されます。
マイクデシモーネ

集積回路からの
yes mosfet

@ MikeDeSimone、@ mazurnification-ICでは異なるように見えますが、それらが対称的であるかどうかはまだよくわかりません。
-stevenvh

3

特定のMOSFETの動作は、それぞれの電極(ドレイン、ソース、ゲート、ボディ)の電圧によって決まります。

「チャネルに接続された」2つの電極のうち、NMOSの教科書の慣習(「通常の」状況では電流が流れる)により低い電位に接続された電極をソースと呼び、高い電位に接続された電極をドレインと呼びます。PMOS(高電位ソース、低電位ドレイン)の場合は逆です。

次に、この規則を使用して、デバイスの動作を説明するすべての方程式またはテキストが表示されます。これは、NMOSに関するテキストの著者がトランジスタソースについて何かを言うときはいつでも、より低い電位に接続された電極について考えることを意味します。

現在、デバイスメーカーは、MOSFETが最終回路に配置される予定の構成に基づいて、デバイスのソース/ドレインピンを呼び出すことを選択するでしょう。例えば、通常、より低い電位に接続されたNMOSピンはソースと呼ばれます。

したがって、これにより2つのケースが残ります。

A) MOSデバイスは対称的です-これは、VLSI ICが製造される技術の大部分の場合です。

B) MOSデバイスは非対称です(vmosの例)-これは一部の(ほとんどの?)ディスクリートパワーデバイスの場合です

A)の場合-トランジスタのどちらの側がより高い/より低い電位に接続されているかは問題ではありません。デバイスはどちらの場合でもまったく同じように動作します(ソースを呼び出す電極とドレインは単なる慣例です)。

B)の場合-デバイスは特定の構成で動作するように最適化されているため、(明らかに)デバイスのどちらの側がどの電位に接続されているかは重要です。これは、「ソース」と呼ばれるピンがより低い電圧に接続されている場合、より高い電圧に接続されている場合と比較して、デバイスの動作を説明する「方程式」が異なることを意味します。

あなたの例では、特定のパラメータを最適化するために、デバイスが非対称になるように設計されている可能性があります。「ゲートソース」ブレーキダウン電圧は、ゲートとソースと呼ばれるピンの間に制御電圧が印加されたときにチャネル電流をよりよく制御するためのトレードオフとして下げられました。

編集: mosの対称性に関してかなりのコメントがあるので、Behzad Razaviの引用「アナログCMOS集積回路の設計」p.12

見積もり


シミュレーション技術が長年にわたってどのように変化したのかはわかりませんが、10年ほど前の私の理解では、多くのシミュレーターは、ソースノードとドレインノードにラベルを付けて、他のノードに影響を与えるノードを特定することを望んでいました。基本的に、ラベル「ソース」は「原因」を意味し、「ドレイン」は「効果」を意味し、NFETのドレイン/効果にグランドへの経路がある場合、ソース/原因はVSSへのパスを持っているか、「ドントケア」である(PFETおよびVDDの場合も同様)。その基準を満たすために回路をレイアウトできる場合、
...-supercat

...シミュレータは、各クロックフェーズごとに、すべてのノードを1回だけ評価する必要があるようにすべてのノードをシーケンスに配置でき、「ダウンストリーム」ノードの影響を受けるノードはありません(次のクロックフェーズまで、別の配置のノード)。パスゲートを使用する特定の回路では、シミュレータを支援するためにソースとドレインのラベルを逆にする必要がありますが、一般的に因果関係の制限により、他の方法では不可能な場合よりも高速に回路をシミュレートできます。
-supercat

@supercat-シミュレーターの「レベル」はほとんどありません。実際に電場と磁場をシミュレートする物理的(tcadなど)から開始し、電気的(すべてのSPICEのような)機能的(verilog、vhdl、verilogAなど)になります。それらはすべて10年前にすでに非常に進歩していました。あなたが言及したものは、機能的な「イベント駆動シミュレータ」(verilogのものなど)のように見えますが、実際のトランジスタに適用されるそのような技術は見ていません(おそらく「高速スパイス」と呼ばれることもあります)。ポイントは、電気(スパイス)がMOSFETの対称性を簡単に処理できることです...
mazurnification

確かに、原因と結果が有向非巡回グラフを形成しない回路をシミュレートすることは可能であり、過去10年間の計算能力の増加により、10年前に可能であったよりも大きな設計に対して完全なシミュレーションが実用的になりました。ただし、因果関係をマッピングできる回路が、シミュレーションできない回路よりも高速なシミュレーションを受け入れられる場合、または特定のトランジスターにのみ電流を流す必要があることをシミュレーターに通知する場合は、驚くことではありません。ある方向は間違いを
見つけるのに

...結局、逆方向に電流を流します。もちろん、静的ロジックではこのような問題は通常VDD-VSSショートを引き起こしますが、動的ロジックではVDD-VSSショートなしで問題を引き起こす可能性があります。ダイナミックロジックがDRAMの外でまだどのくらい使用されているかはわかりません(そうですか?)私の主なポイントは、ソースとドレインを習慣としてラベル付けすることで、少なくとも一部のシミュレーターが恩恵を受けることでした。
-supercat

0

MOSFETには、電流が流れるために2つのことが必要です。チャネル内の電荷キャリアと、ソースとドレイン間の電圧勾配です。したがって、3次元の動作空間を確認する必要があります。ドレイン-ソース特性は次のようになります。 ここに画像の説明を入力してください

nmosトランジスタがあり、バルクとソースが0Vであると仮定しましょう。また、ドレイン電圧を高く設定します(5Vなど)。ゲート電圧を掃引すると、次のような結果が得られます。

バルク

チャネル内にかなりの量の電荷キャリアが存在するためには、ソースとドレインを接続する空乏領域が必要であり、ソースからキャリアの束を引き出す必要もあります。ソースとゲートが同じ電圧である場合、これはチャネルの大部分が本質的にソースと同じ電圧であることを意味します。ゲート-ソース間電圧が十分に高い場合、電圧勾配はソース付近でより大きくなり、キャリアがチャネルに引き込まれ、人口が増加します。


これはMOSFETの動作理論を説明しますが、可能な対称性については何も述べておらず、ソースとドレインが交換可能かどうかに関するトーマスの質問には答えていません。
-stevenvh

0

私の2セントの価値:バイポーラと比較すると、CとEを入れ替えても動作することはわかっていますが、hFEが低く、電圧定格が異なります。VCE以上のVCB(たとえば、VCEOよりも高いVCBOを指定するFairchildのBC556データシートを参照)。物理的には、図の非対称性を説明するCとE(サイズ、形状、ドーピング)の間に(大きな)違いがあります。そして、私もこれをラボで見ました。誰かが偶然にCとEを交換し、それがまだ機能しているがあまり良くないことに驚いていることが時々起こります。

誰かが(パワーNチャネルMOSFETのID(およびRDSon)対VGDのグラフを取得する場合、興味深いでしょう。現在、ラボへのアクセス権はありません。

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.