ディスクリート4端子MOSFETを見つけるのが難しいのはなぜですか？

MOSFETは4端子デバイスであることは知っていますが、購入できるほぼすべてのディスクリートMOSFETは、そのバルク/ボディ/基板がソースに内部接続されています。どうしてこれなの？たとえば、すべてのボディ端子がVCCまたはグランドに接続されている基本的なIC設計（教育目的）をブレッドボードする場合など、特定のタイプの回路で使用するのは不便です。ディスクリート4端子MOSFETは有用ではありませんか？または、いくつかの3端子MOSFETで簡単にシミュレートする方法はありますか？

モノリシックチップ上のFETは対称ですが、多くのディスクリートFETは構造が非常に異なり、使用可能な表面積とソース/ドレインの接続性を最大化しようとします。トランジスタまたはチップのバルク基板接続は優れた電流処理能力を備えており、すべての単一トランジスタのソースまたはドレインを共通点に接続する必要があるNMOS LSIチップを設計している場合、おそらく、基板は、すべてのトランジスタのソースまたはドレインとして機能します。ただし、ほとんどのチップは、バルク接続を共通ベースとして使用し、その電流処理能力を浪費しますが、各トランジスタのソースおよびドレイン接続を独立させることができます。

典型的な「ディスクリート」MOSFETは、実際には1つのトランジスタではなく、数十または数百の並列トランジスタです。すべてのトランジスタはドレインが接続されているため、基板をドレインとして使用しても、LSIチップの場合と同じ設計上の問題は発生しません。基板は外部端子にしっかりとしっかりと接続できるため、このような設計により、ドレインの導電性が向上し、ドレイン接続に上面の金属を使用する必要がなくなり、ソースを接続するためにより多くの金属を使用できるようになります。残念ながら、トランジスタがすべてのソースが「メッシュ」を形成するように配置されている場合（接続に適しています）、ベースが孤立した島のままになります。金属製のトラックを走らせてすべてのベースを接続することは可能ですが、そのためには、ソースに接続された金属を多くのストリップに細分化するか（パフォーマンスを低下させる）、余分な金属層と余分な絶縁層を追加する（大幅にコストが増加する）必要があります。各ベースセクションには、ソース接続用の金属層がそのすぐ上にあるため、ベースとソースを単純に接続する方がはるかに簡単です。

これは、MOSFETを通常どおりに動作させる場合（ボディダイオードの逆バイアス）に、バルクをソースまたはさらにマイナス（Nチャネル）に相対的にプラスの電圧に接続しても違いがないためです（Nチャンネル）ソースよりもPチャネル）。

単一のNチャネルおよびPチャネルMOSFETで独自のロジックゲート、トランスミッションゲートなどを構築する場合、CMOS-IC 4007はおそらく探しているものですが、含まれている6つのMOSFETのすべてが完全にランダムに接続できるわけではありません（1つのP / Nチャネルペアがインバーターとして構成され、1つのペアが部分的にV +とGNDに接続されます;完全に空いているのは1つのペアのみです）。

以下に例を示します。

「ディスクリート4端子MOSFETはそれほど有用ではありませんか？」

潜在的な用途には、ロジックレベル変換やIC保護などがあります。4番目のピンは、出力を入力に短絡する（またはその逆）回路を非対称にする固有のボディダイオードの効果を、正の電圧信号に対してバイアスがオフになっているダイオードに変更します。Phillips GTL2000のデータシートを見ると、IC内の4番目の端子は、物理的な構造のように、象徴的に接地されています。個別のデバイスでそれを複製する場合は、4番目のターミナルを分離する必要があります。これにより、高度に制限された絶対最大電圧なしで同じタイプの変換と保護を行い、そのデバイスの最大電流、RDSオンなどの他のパラメーターを変更できます。GTL2000には23個のFET（データ用に22個、巧妙なバイアストリック用）ソースとドレインに接続され、それぞれ別々のピンに引き出され、ボディ接続はすべて同じピン（グランド）に引き出され、すべてのゲート接続は一緒に結ばれ、単一のピンに引き出されます目的のクランプ電圧を生成する電圧に結び付けられます。同様に使用される他のICは、より高い電圧を許容するが正と負の電圧に対してより高いRDSonを備えた2つのfetを備えた最大値から1つを除いて同様に制限された仕様を持ち、負のバイアス電圧を必要とするか、下限クランプが論理レベルを排除します0.その結果、13.8Vへの偶発的な接続からデバイスを保護する双方向ロジックレベルクランプと入力プロテクターが必要な場合は、独自にロールする必要があります。誰かがすでにMOSFETアナログスイッチアプリケーションについて言及していますが、さまざまな個別のアプリケーションに対応するように拡張できます。また、場合によっては、ソースピンとボディタブを分離することで、絶縁体なしでPCBのグランドプレーンにハイサイドおよびフローティングトランジスタをヒートシンクでき、表面実装デバイスをグランドプレーンにはんだ付けできます。しかし、これは内部抵抗が高いため、望ましい利点を提供しない可能性があります。

ほとんどのエンジニアが4ターミナルデバイスを手に持ったことがないため、電源によって制約されていない可能性のある巧妙なアプリケーションが数多くあります。

製造業者は、非常に少数の人々が使用するパフォーマンス（バックゲート効果）が低下した動作モードに、より高価なパッケージ（4ピンと3ピン）を使用したくない可能性があります。

性能の比較を意味のないものにするために、控えめなトランジスタの性能がチップ上のトランジスタからこれまでに取り除かれている場合、この詳細を心配することの妥当性さえ疑問です。違いのリストに追加して学習経験として使用するために、もう1つだけ呼び出します。

バルクがソースまたは電圧に接続されていても違いはありません...」は絶対に真実ではありません。バルクがチャネルをバックサイドから変調するバックバックゲート効果があります。エミッターフォロワーで使用されるP-Substrateは、常に1.0ではなく0.8のゲインを提供します。–プレースホルダー14年11月4日15:33

@placeholder：わかりました、ほとんどのアプリケーションで違いはないとしましょう...（私が「普通に」言ったように）。–カード14年11月4日15:42に

@placeholder：エミッタフォロワーの代わりにソースフォロワーを意味すると思います-Curd Nov 14 '11 at 4：15:45

はい、ソースではなくエミッタ...そして、すべての場合において、それはそれ自身を明示し、顕著です。ボディエフェクトが存在する場合は正常です。FD-SOIトランジスタのみがこの効果を持ちません（ただし、他の問題があります）–プレースホルダー14年11月4日15:49

...しかし、すべての場合において、それはまったく重要ではありません。私がリンクした例のように、目的のためにOPがそれを使用すると仮定することができます。–カード14年11月4日15:57に

あなたたちはそれを見逃しています。確かに身体効果によるパフォーマンスの違いがあります。しかし、機能的に言​​えば、基板はNMOSの回路で最も負の電圧であり、PMOSの回路で最も正の電圧でなければなりません。そうしないと、ソースと基板間またはドレインと基板間の電圧間のPN接合が順方向バイアスされたPN接合になり、機能するFETがなくなります。

ボディをソースに接続し、サンプリングスイッチにNFETを使用する場合、ドレイン電圧がソース電圧より低くなるとどうなりますか？おっとっと？ボディがソースに接続されている場合、ドレイン電圧がソース電圧を下回ることはできません。または、さようならFETとハローダイオード。