ザイリンクスファイルサフィックスのリスト（ISE用）

ザイリンクスにそのようなリストを求めましたが、完全なリストはありません。すべての入力ファイルがソース管理にあり、すべての出力ファイルがそうでないことを確認したいと思います。これは、ISEおよびPlanAheadを使用した13.1-13.2の場合です。

彼らが提供する情報の一部は、コマンドラインツールユーザーガイドのPAR出力ファイルとISE Design Suiteファイルのリスト、ソースファイルのリストです。

2011年8月19日編集：13.2およびPlanAheadの言及2011年9月7日編集：一部の回答からEDK参照を削除

クイックアンサー：そのようなリストはどこにも存在しません。

長い答え：私はあなたに言うことができますが、それから私は間違っているでしょう。過去15年以上にわたってザイリンクスツールを使用してきましたが、新しいバージョン（または新しいサービスパック）がリリースされるたびに状況が変わります。場合によっては、さまざまなXST / MAP / PARオプションを変更するだけでも、新しいファイルが生成されます。したがって、リストを提供したとしても、それは古くなっているか、単に間違っているでしょう。

FPGAを構築するための独自のメイクファイルを作成しました（ISEのGUI環境を使用していません）。さまざまなツールへの入力ファイル（XST、MAPなど）については、十分に文書化されています。他のすべては必須ではないため、ソース管理システムにチェックインする必要はありません。私のmakefileには、余分なファイルをすべて削除する「make clean」オプションがあります。そのため、ザイリンクスが新しいバージョンをリリースすると、単純に再コンパイルして「クリーン」にします。残っている（明らかに私が必要とするものではない）ファイルはすべてジャンクと見なされ、それらのファイルを削除するものの「make clean」リストに追加します。

これが接尾辞のコミュニティWikiの始まりです。@David Kessnerに同意します。ザイリンクスはまた、持っているコマンドラインツールのドキュメントからこのリストをし、ここにリストを公表し、ここで（そのソフトウェアのearliersバージョンのため）。

File Suffix,Input or output,description
asy,output,symbol file
awc,,
bat,input,batch file. Some are generated by PlanAhead
bgn,,bitgen report file
bin,,
bit,output,FPGA bitstream
blc,output,NGCBuild report file
bld,output,build report from NGDBuild
bmm,,blockram files
bsb,,
cdc,input,ChipScope file 
cel,,
cfi,input and output,provides info to Support for Platform Flash PROM Design Revisioning
cgc,,ChipScope file
cgp,,Coregen project file
cmd,,
cmd_log,output,log file
cpj,,
css,output,HTML file
csv,output,pin list
ctj,,trigger file for ChipScope
dat,,
data,,
dbg
do,input,simulation script
drc,output,design rule check
edf,output,EDIF netlist
edif,,see edf
edn,,an EDIF file suffix
f,,used for functional simulation
filter,,used in ISE to filter messages
gise,output,"contain generated data, such as process status" per http://www.xilinx.com/support/documentation/sw_manuals/xilinx11/ise_c_understanding_ise_project.htm
hdx,,used in PlanAhead for partitions
html,,report file
ipf,input,impact (programmer) project
isc,output,Configuration data in IEEE 1532 format.
jobs,,
js,output,JavaScript for some HTML report
lfp,,
ll,output, Readback information; created by bitgen
log,output,log file
lso,input,library search order input  to XST.
lst,,
make,outout,from EDK tools
map,output,report file
mcs,output,prom file
mhs,,(EDK) Defines system
mrp,output,report file from map
mhs,,(EDK)
mif,input,memory initalization
mpd,,MicroProcessor Definition (EDK)
msd,output,Mask information from bitgen; used for verification
msk,output,mask information from bitgen; related to .bit
ncd,output,Native Circuit Description; after map process; used as bitgen input
ncf,,constraints for a core
new,,
ngc,output,used by NGDbuild
ngc_xst,output,
ngd,output,
ngo,output,intermediate netlist from NGDBuild
ngr,output,RTL schematic generated from XST
nky,,encryption key file, used by bitgen
nlf,output,ASCII NetGen NetGen log file that contains information on the NetGen run
nmc,,physical macros; used by NGDBuild
opt,,EDK generation options
pad,output,list of I/O pads/pins
par,output,Place and route log
pcf,,physical constraints file; used by bitgen
pdf,output,Acrobat document for core
ppr,,PlanAhead project file
prj,input,project file
prm,,PROM file generation control file
prn,output,exported ChipScope .csv file. Often lacks that suffix.
psg,output,PlanAhead strategy file
ptxw,,twx file which project navigator uses for parsing 
pwr,,
pxml,,associated with partitions
rba,output,read back file created by bitgen; binary
rbb,output,read back file created by bitgen; ascii
rbd,output,read back file created by bitgen; data only
rbt,output,bit file in different format
restore,,
rtf,output,Documentation
runs,,directory in PlanAhead
rst,,
scr,,XST synthesis script
sdbl,,
sdbx,,Installation files
sdc,input,timing file [thanks @trondd]
sedif
sh,input,Linux shell script. Some are generated by PlanAhead
srcs,,directory in PlanAhead
srp,output,Synthesis log file
stx,,
sym,output,Core symbol file
tsi,,
txt,output,log file
twr,output,timing report
twx,output,
ucf,input,constraints file
unroutes,output,report file
urf,input,User Rules File; used by NGDBuild
ut,,
v,input or output,Verilog file for code. Output of coregen
vdbl,,
vbdx,,
veo,output,Verilog timing simulation file
vhd,input or output,input source VHDL file; output from Coregen
vho,output,VHDL timing simulation.
wcfg,input,ISim waveform configuration file
xaw,output,generated by Coregen
xbcd,,    
xco,,use by Coregen to regenerate cores. Contains core's parameters
xdc,,
xdl,,
xise,,created by coregen
xlsx,,some report
xml,,some are output reports
xmp,,(EDK)
xmsgs,output,log file
xpa,,
xpe,,
xpi,,
xreport,output,report file
xrpt,output,report file, others are inputs to PlanAhead
xsf,,symbol file for Mentor
xst,output,associated with HTML file?
xsl,,
xst,,
unroutes,output,report file
wbd,output,Waveform Database
wxbt,,
y,,

GithubでX-MimeTypesと呼ばれるプロジェクトを作成しました。このプロジェクトは、EDA業界で使用されるファイルタイプに関する適切なナレッジベースを一度に作成するために使用できる基盤を提供することを目的としています。

このアプローチには、前の回答で行ったように、リストにすべての既知のファイルをリストするよりもいくつかの利点があります。

• Github上にあるため、完全な履歴を表示できるように、オープンでバージョン管理されています。

• 使用される形式は、OpenDesktop mimetypeデータベースの形式と一致します。繰り返しますが、このアプローチを使用することには多くの利点があります。

  • それは証明されています。
  • 拡張することができます。現在の拡張機能では、各タイプを生成済みまたは未生成としてマークできます。バージョン管理やクリーンアップ操作などに非常に役立ちます。
  • Linuxでは、このファイルをシステムのMIMEデータベースに追加すると、すべてのプログラムがファイル内のタイプを認識します。
  • マジックヘッダーなどを使用してファイルを分類する機能をサポートしています。これが必要な理由の例は、*。binで終わるザイリンクスバイナリコンフィギュレーションファイルです。標準のMIMEタイプデータベースは.binファイルをapplication / octet-streamとして定義するため、通常のバイナリファイルとして処理され、ザイリンクスのバイナリコンフィギュレーションファイルとして選択されません。mimetype仕様は、マジックヘッダーを使用してこの問題を簡単に解決します。したがって、ザイリンクス.binファイルの正しいmimetype定義は次のとおりです。

  <mime-type type="application/vnd.xilinx.bitgen.binary_configuration_file">
    <comment xml:lang="en">Xilinx Binary Configuration File</comment>
    <glob pattern="*.bin"/>
    <magic priority="60">
      <match type="string" value="\xff\xff\xff\xff" offset="0"/>
    </magic>  
    <x:generated>true</x:generated>
  </mime-type>

• 誰でもリポジトリに対してバグを報告したり、クローンを作成したりできます。
• ベンダー固有ではありません。

EDA MIMEタイプはここからアクセスできます。

このようなプロジェクトでは、群衆の力が本当に必要となるため、わずかな貢献でも、多くの FPGA設計者にとってデータベースがより便利になります。

これにより、出力ファイルから入力ファイルをソートする別のソリューション：

1）FPGAを構築する

2）すべてをバージョン管理システムにインポートします（例：git init; git add。; git commit -m "init";）

3）FPGAビルドを再実行します

4）2回目の実行後に変更されたファイル（「gitステータス」）はすべて出力ファイル（ログファイルなど）である可能性が高く、変更されていないファイルは入力ファイルです。

これは、「これはプロジェクトです。修正してください...」というメッセージが記載されたディレクトリまたはzipファイルを受け取ったときに行うことです。