ビアとチップの間でコンデンサをバイパスしますか？

でデカップリングキャップ、PCBレイアウト、バイパスキャップを配置する3つの変形提示されています。

コメントでは、C19が最悪のアプローチで、C18がわずかに優れており、C13が最善の方法であると述べられています。これは私の理解に多少反するため、いくつかの説明をお願いします。

C19レイアウトは最適に近いと思います。

• コンデンサはビアと電源プレーンの間にインラインで配置されているため、高周波成分を最適にフィルタリングできます。
• ビアはそれほど離れていません

私はおそらくコンデンサとビアの間のより広いトレースを使用するでしょう（AlteraのAN574はそれを示唆しています）。

C13はICに少し近づいていますが、ビアは接続の遠端にあるため、高周波での動作が悪いと予想されます（おそらく高すぎて重要ではありませんが...）

C18レイアウトは最悪です。

• ビアは離れており、誘導性インピーダンスが増加しています
• ループはかなり大きい
• 高周波リップルを伴うC13と同じ問題

私の分析はどこで間違っていますか？

ICから生成される高周波リップルはC19パッドを介してルーティングされ、フィルター処理されるため、EMCの正しいアプローチはC19です。

共振周波数を覚えておいてください。ノイズが> 300MHzで生成される場合、「クラシック」100nF 0603（1608メートル法）X7Rコンデンサは、共振周波数が約20MHzであり、それよりも大きい周波数ではインダクタのように動作し始めるため、大きすぎます。ここでは1nFまたは100pFのコンデンサが必要になります。

それをシミュレートするには、REDEXPERTまたはSimSurfingを使用できます。コンデンサのサイズと定格電圧も大きな役割を果たします。

2つの側面があります。

• ノイズと高周波リップルの低減
• ICの電力供給

これら2つの考慮事項の結果、さまざまなテクノロジーで複数のコンデンサが使用されます。

1. 数百pFから数nF（例：0402または0603では100pFから3.3nF）は、C19の方法（ICからコンデンサーに経路指定し、ビアのあるプレーンに下がる）で可能な限り近く
2. 数百nF（100 nF-1 uF）の大きなセラミックキャップ
3. 数uFのタンタルキャップ

これはEMCを削減するための私のアプローチです。

ここで重要なのは、レイアウトについての考え方です。C19は実際にレールになってからチップからの高周波を維持しますし、その逆もまた同様で、しかし、あなたは、あなたが電源レール間のインピーダンスを最小化しようとしている（少なくとも、通常は）高周波ノイズをフィルタリングしようとしていないからICの見方。

事実上、C13には、コンデンサと電源レールがチップの電源接続に並列に接続されています。C19はそれらを直列にしており、C18は2つを組み合わせたものです。