NANDフラッシュメモリの書き込みはどのように機能しますか?


14

以下は、NANDフラッシュメモリの動作に対する私の理解の写真です。

NANDフラッシュは、最初に単一ブロック内のすべてのセルを消去し(基本的に「1」に設定する)、次に選択的に0を書き込むことで機能します。私の質問は-ワードラインは単一のページ内のすべてのセル間で共有されているため、NANDコントローラープログラマーはどのようにページ内の特定のセルに0を設定しますか?

NORフラッシュの場合、ホットエレクトロン注入(セルに高電圧を印加)を使用して特定のセルをプログラムできることが簡単にわかります。しかし、NANDでは、NANDセルが互いに直列に接続されているため、NANDセルを直列に接続することはできません。また、特定のセルに高電圧を印加することもできません。したがって、NANDで行われるのは量子トンネリングです。ここでは、ワード線に0を書き込むために高電圧が与えられます。 1ページを0にプログラムするための高電圧は、ページ内の他のビットも0にしないでください。

NANDメモリアレイの構成

回答:


10

下の画像は、問題のNANDフラッシュメモリアレイ構成のより詳細なバージョンです。NANDフラッシュメモリアレイはブロックに分割され、ブロックはさらにページに分割されますページによって対処することができるデータの最小細分性である外部コントローラ

NANDフラッシュメモリアレイ-以下にリンクされている修士論文の図2.2

上の画像は、図2.2「NANDフラッシュメモリアレイ」(Vydyabhushan Mohan)です。NANDフラッシュメモリの物理特性のモデリング。修士論文。バージニア大学、シャーロッツビル。2010年5月。

プログラム操作を実行するには、言い換えると、「0」を目的のセルに書き込むために、外部メモリコントローラーはプログラムするページの物理アドレスを決定する必要があります。NANDフラッシュではインプレース更新操作が許可されていないため、書き込み操作ごとに無料の有効なページを選択する必要があります。次に、コントローラーは プログラムコマンドプログラムするデータ、およびページの物理アドレスをチップに送信します。

プログラム操作の要求がコントローラーから到着すると、メモリアレイの行(要求されたページに対応)が選択され、ページバッファー内のラッチに書き込まれるデータがロードされます。次に、コントロールユニットによってGSTオフにされている間に、SSTオンになります。ためFNトンネリングが発生するように、高電界がフローティングゲートと基板を横切る必要があります。この高電界は、選択された行の制御ゲートを高電圧Vpgmに設定し、論理に対応するビット線にバイアスをかけることで実現されます。「0」にをグランドにます。

これにより、フローティングゲートと基板の間に大きな電位差が生じ、電子が基板からフローティングゲートにトンネルします。“ 1 ”プログラミング(基本的にはプログラミングではない)の場合、メモリセルはプログラム操作前と同じ状態を維持する必要があります。このようなセルの電子のトンネリングを防ぐためにさまざまな手法が採用されていますが、セルフブーストされたプログラム禁止動作を想定しています。

この技術は、論理的「に対応するビット線駆動することによって、必要なプログラム禁止電圧を提供する1に対して」VccとによってオンにSSL及びターンオフGSLを。選択した行のワード線がVpgmに上昇すると、コントロールゲート、フローティングゲート、チャネル、バルクを介した直列容量が結合され、チャネル電位が自動的にブーストされ、FNトンネリングが防止されます。


この情報はここから取得および要約されおり、NANDフラッシュメモリのプログラミングの詳細はそのソースからも見つけることができます。


あなたが指摘した論文をまとめてくれてありがとう。「1」のままにしておくセルが、共有ワードラインで発生するトンネリングの影響を受けない方法について、もう少し簡単に説明できますか?あなたが投稿した抜粋で私が理解したことから、同じ共有ワードラインを持つすべてのビットには、対応するビットに同じ電圧が割り当てられます。このため、このようなトランジスタのフローティングゲートにかかる電界は十分に低く、その値は「1」に保持されます。また、GSLがオフになっているのはなぜですか、GSLはどのように役立ちますか?

基本的に、FGT内の電荷の有無により、FGTのVthresholdがシフトし、論理「1」と論理「0」が区別されます。単一のFGTが単独でプログラムされることはありません。FGTのグループのみが一度にプログラムされます。このグループのFGTは、この場合のページに対応します。これは、NANDがビットアドレスではなくブロックアドレスである理由を説明しています。これが明確であることを願っています。
グブダン14年

「SSLをオンにする」と言いますが、SSLと呼ばれる回路図には何もありません。また、「詳細はこちら」はリンク切れです。
スティーブ

@Steev-元のリンクが死んでいたことを強調してくれてありがとう。この回答の基礎として使用された論文への有効なリンクを見つけ、上記のリンクを更新しました。その論文を含む論文執筆者のページはこちらをご覧ください。
サムギブソン
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.