業界でNANDゲートがNORゲートよりも好ましいのはなぜですか？

多くの場所で、業界ではNANDゲートがNORゲートよりも好ましいと読んでいます。オンラインで与えられた理由は言う：

NANDは、NOR PMOS（サイズ2および並列）により、NOR PMOS（サイズ4の直列）と比較して、Norよりも遅延が小さくなっています。

私の理解によると、遅延は同じだろう。これは私がそれがどのように働くと思うかです：

• 絶対遅延（Dabs）= t（gh + p）
• g =論理的努力
• h =電気的努力
• p =寄生遅延
• t =技術定数である遅延単位

NANDおよびNORゲートの場合（gh + p）は（Cout / 3 + 2）になります。また、tは両方とも同じです。それから遅延は同じ権利であるべきですか？

1. NANDは遅延が少ない。

あなたが言っていたように、遅延の方程式は ですが、NANDの 論理的努力gはNORのそれよりも小さくなります。2入力CMOS NANDおよびNORゲートを示す図を検討してください。各トランジスタに対する数はサイズの測定値であり、したがって静電容量です。

論理的努力はとして計算できます。それは与える$g = C_{in}/3$

• $g = 4/3$$g = \frac{n+2}{3}$
• $g = 5/3$$g = \frac{2n+1}{3}$
• 表についてはwikiを参照してください。

$h=1$$p=2$

編集：私はさらに2つのポイントを持っていますが、最後のポイントについて100％確信はありません。

2. NORはより多くの領域を占有します。

図にトランジスタのサイズを追加すると、NORのサイズがNANDのサイズよりも大きいことが明らかです。また、このサイズの違いは、入力の数が増えるにつれて大きくなります。

NORゲートは、NANDゲートよりも多くのシリコン領域を占有します。

3. NANDは同様のサイズのトランジスタを使用します。

再び図を考えると、NANDゲートではそうではないが、NANDゲートのトランジスタはすべて同じサイズです。NANDゲートの製造コストを削減します。より多くの入力を備えたゲートを検討する場合、NORゲートには2つの異なるサイズのトランジスタが必要であり、NANDゲートと比較するとサイズの差が大きくなります。

大まかに言えば、Nmosトランジスターは、Pmosトランジスターと比較して、チャネル面積あたりの電流が2倍になります。Nmosの抵抗は、同じサイズのPmosの半分であると考えることができます。Cmos Nandトポロジは、ここからわかるように、トランジスタのサイズをより等しくすることに役立ちます。

いずれかの入力が低い場合、単一のPmos抵抗が出力を高く駆動します。両方の入力が高い場合、2 Nmosの抵抗があります（〜= 1 Pmosの抵抗）。すべてのトランジスタがテクノロジーノードの同じ最小サイズである場合、このトポロジは理想的です。なぜなら、出力をハイまたはローで駆動していても、グランドまたはVddへの抵抗は同じだからです。

最後に、PmosトランジスタがNmosのトランジスタと比べて公平ではない理由は、PMOSの大半のキャリアであるホールのキャリア移動度が低いためです。Nmosの多数キャリアは、移動度が大幅に向上した電子です。

また、Nand FlashとNand Cmosを混同しないでください。Nand Flashメモリも一般的ですが、それはさまざまな理由によるものです。