電源がオフのときにマイクロコントローラーのGPIOを駆動すると、チップが弱くなりますか？

プロジェクトでは、LTC5800-IPMマイクロコントローラーを使用しています。現在の設計では、ICのGPIOピンは、電源がオフのときにHigh（3.3Vまで）またはLowに駆動されることがあります。これはチップを弱めますか？絶対最大定格は、デジタルI / Oピンの電圧が-0.3V〜VSupply + 0.3Vであることを示しています。答えが「いいえ」の場合、電源投入時にICが弱まる可能性がありますか？

LTC5800-IPMには、最も詳細なデータシートはありません。特にそのデバイスが明確でない場合は、CMOSマイクロコントローラーのGPIO全般について知りたいと思います。

はい、Vddが0の場合、低インピーダンスソースからチップを駆動することでチップを損傷する可能性があります。

データシートを読むとに、絶対最大入力電圧はVsupply -0.3です。したがって、Vsupplyが0の場合、どの入力にも+/- 300mVを超えてはなりません。

特定のI / Oピンの保護ネットワークに損傷を与える可能性があるだけでなく、低インピーダンスソースから駆動されている入力があるときに電力を供給すると、 電力を供給すると、ラッチアップし、電源が低電圧にショートするか破壊されます。チップ（おそらく両方）。

2つのデバイスを分離するには、次のような電圧変換器を使用できます。 、いずれかのVddが0の場合に高インピーダンスになる74AVC1T45。

保護ネットワークは、入力とVsupplyの間の小さなダイオード（およびGNDに似たもの）のようなもので、通常は直列抵抗です。入力に過大な電流を流すと、どちらかが損傷する可能性があります。入力を（たとえば）3.3Vに駆動すると、電流が流れますアウト Vsupplyのピンの外部接続されている任意の他に。これは、たとえそれがすぐに損傷を引き起こさなくても、最低でも、チップを駆動しているものへの大きな負荷です。

ラッチアップ（上記のリンクで詳細に説明）は、ほとんどのCMOS ICに固有の寄生SCR構造によって引き起こされる影響です。低電力チップが触ると非常に熱くなっている場合は、おそらくラッチアップです。

データシートおよび関連文書は、特に指定しない限りません電源の入っていないデバイスに非接地電圧を適用します。デバイスは、ピンの入力保護ダイオードを介して給電され、不規則に動作する可能性があります。

電源が入っていないデバイスの入力に電圧がかからないように回路図を変更する方法がない場合は、74HC125や74HC244などのトライステートバッファーを使用して、デバイスに電力が供給されていないときに入力をhi-Zにします。

同様の状況では、CMOS IC CD4066を使用します。供給電圧と出力電圧の範囲が広く、4つの双方向スイッチを備えています。2つのシステム間の電圧は等しい必要があります。したがって、Vddと比較して、GPIO入力の最大許容電圧に違反してはなりません。通信プロトコルの頻度を考慮する必要があります。

ゲオルギ・モテフ