ページングについて学習しています。私の本では、CPUによって生成される論理アドレスは|p|d|（ページ番号、ページオフセット）という形式であり、物理アドレスは|f|d|（フレーム番号、フレームオフセット）という形式であるとしています。また、具体的にはd、オフセットが直接コピーされて、論理アドレスから物理アドレスが生成されることも述べられています。
常識では、オフセットが直接コピーされる場合、ページサイズはフレームサイズと等しくなるはずです（そうでない場合、オフセットは対応しません）。しかし、残念ながら私の本はそれについて何も述べていません。
では、ページサイズは常にフレームサイズと同じですか？
回答:
ページは仮想アドレス空間の領域であり、ページフレームは物理メモリの領域です。物理メモリの領域をマップするページは、物理メモリのその部分と同じサイズでなければなりません。そうでなければ、意味がありません。
また、通常は正しく位置合わせする必要があります。たとえば、2Mbのページフレームを仮想メモリにマップしようとする場合、仮想アドレスと物理アドレスの両方を2Mbに揃える必要があります。
最近のCPUの多くは複数のページサイズをサポートしており、同じアドレス空間で異なるページサイズをサポートできるCPUもあります。たとえば、現在のIntel x86-64は、4kb、2Mb、1Gbのページサイズをサポートしています。これらの数値は任意ではありません。それらは、マルチレベルページテーブルのさまざまな「レベル」でカバーされるアドレス空間を表します。同様に、最近のARMは4kb、64kb、および1Mbページをサポートしていますが、ARMは1Mbページを「ページ」とは呼びません（「セクション」です）。ARMv4およびARMv5は、ページをさらにいわゆる「サブページ」に分割することをサポートしていました。これらはARMv7では使用できなくなりました。
興味深いことに、ページサイズと同じサイズのものがいくつかあります。概念的にはページテーブルエントリのキャッシュであるため、TLBエントリは明らかにページまたはフレームと同じサイズです。ただし、多くの場合、L1キャッシュサイズはページサイズによっても決まります。
L1キャッシュがセットアソシアティブであるとすると（直接マップされたキャッシュは実際には一方向セットアソシアティブキャッシュなので、これを制限ケースと考えることができます）、1つの「セット」サイズを作成すると便利です。物理ページ。したがって、ページサイズが4 kbで、L1キャッシュが4ウェイセットアソシアティブキャッシュであるとすると、L1キャッシュの「最適な」サイズは16 kb（4 kbの4倍）になります。自分で問題を解決できるかどうかを確認してください。
はい、メインメモリの内部断片化を最小限に抑えるために、ページサイズはフレームサイズと等しくなければなりません。