それは何も変更しないか、Reduceronとその後続のPilGRIM 1のような大規模な並列設定を利用します1巨大なスタックでます。
最初は何も変わらないという声明は大胆に思えますが、CPUはシーケンシャルなので、利用可能なハードウェアを使用して効率を拡張する変換プロセス(コンパイル)があります。別のアーキテクチャがあるとすれば、一部の操作はより高速になり、一部は高速化するためにハッキングのトリックが必要になります。
違いを生むアーキテクチャーでは、マップ操作とリストをより速く実行する必要があります(ストーリー全体ではなく、効果を示すのに十分です)。リストをネイティブに実行する動的に変化するハードウェアを作成する可能性はないため、これらは連続したメモリに格納されます。何らかの形式の配列表現に固執します。マップの場合、非シーケンシャル設定で実行するには-Reduceronに戻ります。そのため、連続した命令に対して効果的に1つの中央処理を行い、並列処理をサポートします。
異なる可能性があるのは、複数の関数をロードしてフレームジャグリングなしで実行する可能性です。ただし、関数に複数のユニットを追加すると、メモリへのアクセスに混乱が生じます。
kneの答えに加えて、GCはコプロセッサーとして実行するのに有益であり、非常に便利な機能です。
1:PilGRIMについては、Boeijink A.、HölzenspiesPKF、Kuper J.(2011)PilGRIMの紹介:遅延関数型言語を実行するためのプロセッサで適切に説明されています。In:Hage J.、MorazánMT(eds)実装および関数型言語の適用。IFL2010。コンピューターサイエンスの講義ノート、第6647巻。Springer、ベルリン、ハイデルベルク。